1.  DMA 訪問存儲器的性能

EDMA3 架構(gòu)支持很多功能，可以實現(xiàn)高效的并行數(shù)據(jù)傳輸。本節(jié)討論影響它性能的很多因素，如存儲器類型，地址偏移等。

1.1 DMA 傳輸?shù)念~外開銷

一般的傳輸時延被定義為EDMA 被觸發(fā)到真正的數(shù)據(jù)傳輸開始的時間。由于數(shù)據(jù)傳輸開始的時間無法用簡單的方法測量，所以我們用較小數(shù)據(jù)單元的傳輸完成時間來代表DMA 傳輸?shù)臅r延或額外開銷。根據(jù)不同源/目的地址的組合，這個值會有所不同。表4 列出了在1GHz C6678 EVM （64-bit 1333MTS DDR）上測得的從EDMA 觸發(fā)(寫ESR)較小數(shù)據(jù)傳輸(1 word)到EDMA 傳輸結(jié)束(讀到IPR=1) 的平均的時鐘周期數(shù)。

登錄網(wǎng)站后可下載文件