Synopsys宣布推出用于移動(dòng)SoC的業(yè)界較低功耗PCI Express 3.1 IP解決方案

經(jīng)硅驗(yàn)證的、兼容的DesignWare IP使工作功耗小于5 mW/Gb/Lane并使待機(jī)功耗小于10uW/Lane

美國(guó)加利福尼亞州，山景城—2015年6月--

亮點(diǎn)：

•      諸如L1子狀態(tài)和采用門控電源、分段電源層和保留電池等電源管理功能使待機(jī)功耗小于10uW/lane

•     支持驅(qū)動(dòng)下供電，這種新型發(fā)送器設(shè)計(jì)和均衡旁路方案使工作功耗低于5 mW/Gb/lane

•      提供小尺寸的、內(nèi)置全速生產(chǎn)測(cè)試以及可選的wirebond封裝，以降低整體的物料清單（BOM）成本

•     降低工作功耗，同時(shí)滿足PCI Express 3.1電氣規(guī)范

新思科技（Synopsys，Inc，納斯達(dá)克股票代碼：SNPS）日前宣布：推出業(yè)界功耗較低的、兼容PCI Express®（PCIe®）3.1規(guī)范的控制器和PHY知識(shí)產(chǎn)權(quán)（IP）解決方案，它們可以同時(shí)極大地降低移動(dòng)系統(tǒng)級(jí)芯片（SoC）的工作和待機(jī)功耗。經(jīng)硅驗(yàn)證的Synopsys DesignWare® PCIe 3.1 IP支持L1低功耗狀態(tài)，并采用電源開關(guān)、分段電源層以及低待機(jī)功耗等電源門控技術(shù)，使待機(jī)功耗低于10 uW/lane。此外，正常供電時(shí)，這種新型發(fā)送器設(shè)計(jì)和均衡旁路方案使工作功耗低于5mW/Gb/lane，同時(shí)還滿足了PCIe 3.1電氣規(guī)范。通過(guò)提供一種專為提供較低功耗而優(yōu)化的PCIe控制器和PHY IP解決方案，Synopsys使設(shè)計(jì)人員能夠把主要的功能集成到其SoC之中，同時(shí)延長(zhǎng)移動(dòng)設(shè)備的電池續(xù)航時(shí)間。

 “作為一家加入PCI-SIG已超過(guò)十年的成員，Synopsys一直在致力于PCIe技術(shù)的發(fā)展，”PCI-SIG主席兼總裁Al Yanes表示。“帶有低功耗PCIe架構(gòu)的IP解決方案的SoC產(chǎn)品，支持了移動(dòng)領(lǐng)域的應(yīng)用。”

支持PCIe 3.1技術(shù)的DesignWare PHY IP超越了必需的PCIe通道性能，它采用了多鎖相環(huán)（MPLL）、前饋均衡（FFE）、連續(xù)時(shí)間線性均衡（CTLE）和可編程決策反饋均衡（DFE）等技術(shù)來(lái)提高高損耗和不穩(wěn)定通道中的信號(hào)完整性。與分離式基準(zhǔn)時(shí)鐘（Refclk）無(wú)關(guān)的擴(kuò)展頻譜時(shí)鐘（SRIS）、參考時(shí)鐘轉(zhuǎn)發(fā)、PCI Express架構(gòu)聚集和二分等功能為高速SoC提供了靈活性和可擴(kuò)展性。PHY支持自動(dòng)測(cè)試設(shè)備（ATE）的測(cè)試功能、小面積和可選的引線鍵合封裝等功能降低了整體BOM成本。

作為完整解決方案的一部分，針對(duì)PCI Express 3.1規(guī)范的DesignWare控制器IP支持L1低功耗狀態(tài)、分段電源以及低待機(jī)功耗等功能，使待機(jī)模式中的漏電功耗降低高達(dá)95%，同時(shí)，其非常短的退出延遲，支持更短的喚醒時(shí)間。為了降低工作功耗，該控制器支持系統(tǒng)級(jí)電源管理功能，包括延遲容忍報(bào)告（LTR）、優(yōu)化的緩沖器刷新/填滿（OBFF）和動(dòng)態(tài)功率調(diào)整（DPA）。此外，Synopsys用于PCIe架構(gòu)的驗(yàn)證IP（VIP）與System Verilog源代碼測(cè)試套件結(jié)合在一起，可以支持低功耗場(chǎng)景的驗(yàn)證。該VIP提供控制方式進(jìn)出和切換低功耗子狀態(tài)。它監(jiān)控低功耗的狀態(tài)，同時(shí)測(cè)試套件提供了一套專用的測(cè)試方法來(lái)驗(yàn)證L1低功耗狀態(tài)的功能。

“更多的功能、更快的性能和更長(zhǎng)的電池壽命，正在驅(qū)動(dòng)著消費(fèi)電子市場(chǎng)中移動(dòng)設(shè)備的演進(jìn)發(fā)展，”Synopsys IP和原型營(yíng)銷副總裁John Koeter表示。“通過(guò)為業(yè)界提供較低功耗的PCI Express IP解決方案，Synopsys正在幫助設(shè)計(jì)人員滿足當(dāng)今移動(dòng)應(yīng)用的嚴(yán)苛技術(shù)要求，并縮短它們的上市時(shí)間。”

供貨

用于PCIe 3.1技術(shù)的低功耗DesignWare控制器和PHY IP現(xiàn)在已可以供貨。用于PCIe 3.1架構(gòu)的驗(yàn)證IP以及用于PCIe 3.1根組件和PCIe 3.1端點(diǎn)的DesignWare IP 原型設(shè)計(jì)套件現(xiàn)在也開始供貨。

關(guān)于DesignWare IP

新思科技（Synopsys）是一家為各種SoC設(shè)計(jì)提供高質(zhì)量的、并經(jīng)硅驗(yàn)證的IP解決方案的領(lǐng)先供應(yīng)商，其豐富的DesignWare IP產(chǎn)品組合包括各種邏輯庫(kù)、嵌入式存儲(chǔ)器、嵌入式測(cè)試、模擬IP、完整的接口IP解決方案（包括控制器、PHY和下一代驗(yàn)證IP）、嵌入式處理器和子系統(tǒng)。為了加速原型設(shè)計(jì)、軟件開發(fā)以及在SoC中集成IP，Synopsys的IP Accelerated 計(jì)劃提供IP原型設(shè)計(jì)套件、IP軟件開發(fā)套件以及IP子系統(tǒng)。Synopsys在IP質(zhì)量、全面技術(shù)支持以及穩(wěn)健IP開發(fā)方法方面的大量投資，使設(shè)計(jì)師能夠降低集成風(fēng)險(xiǎn)，同時(shí)縮短上市時(shí)間。如需了解更多有關(guān)DesignWare IP的信息，請(qǐng)?jiān)L問(wèn)：http://www.synopsys.com/designware。

關(guān)于Synopsys

新思科技公司（Synopsys, Inc.，納斯達(dá)克股票市場(chǎng)代碼：SNPS）是各種創(chuàng)新公司在芯片（Silicon）到軟件（Software™）等多個(gè)領(lǐng)域內(nèi)的合作伙伴，這些公司開發(fā)了我們每天所依賴的電子產(chǎn)品和軟件應(yīng)用。作為世界第15大軟件公司，Synopsys長(zhǎng)期以來(lái)一直是電子設(shè)計(jì)自動(dòng)化（EDA）和半導(dǎo)體IP領(lǐng)域內(nèi)的全球領(lǐng)導(dǎo)者，其Coverity®解決方案也引領(lǐng)著軟件質(zhì)量和安全測(cè)試。無(wú)論您是創(chuàng)造先進(jìn)半導(dǎo)體產(chǎn)品的SoC設(shè)計(jì)人員，還是編寫需要較高質(zhì)量和安全性的應(yīng)用軟件開發(fā)人員，Synopsys都有解決方案來(lái)滿足各種創(chuàng)新的、高質(zhì)量的和安全的產(chǎn)品的開發(fā)需求。更多信息，請(qǐng)?jiān)L問(wèn)www.synopsys.com。

相關(guān)閱讀:

• ...2018/01/24 17:29·Arteris IP和Synopsys促進(jìn)神經(jīng)網(wǎng)絡(luò) 和異構(gòu)多核系統(tǒng)級(jí)芯片的優(yōu)化
• ...2016/08/03 10:42·面向英飛凌新一代TriCore架構(gòu)的Synopsys全新模型 可加快早期汽車軟件開發(fā)和測(cè)試
• ...2016/06/03 08:45·愛普生和美高森美合作提供IEEE 1588-2008和SyncE合規(guī)網(wǎng)絡(luò) 同步解決方案，用于快速擴(kuò)展的分組網(wǎng)絡(luò)基礎(chǔ)設(shè)施
• ...2016/02/04 10:15·Synopsys推出全新IP子系統(tǒng)以加速物聯(lián)網(wǎng)設(shè)備中的數(shù)據(jù)融合處理
• ...2016/02/01 21:04·Synopsys的Platform Architect MCO提供業(yè)界首套支持IEEE 1801-2015 UPF 3.0的功耗感知架構(gòu)分析工具
• ...2016/01/28 11:07·Synopsys推出SiliconSmart ADV單元庫(kù)特性表征解決方案