美國加利福尼亞州坎貝爾2018年1月16日消息 —— 經(jīng)過硅驗證的商用系統(tǒng)級芯片（SoC）互連IP的創(chuàng)新供應商Arteris IP今天宣布，將Ncore Cache Coherent IP與Synopsys的Platform Architect MCO仿真和分析環(huán)境整合到一起，提高了神經(jīng)網(wǎng)絡和自動駕駛系統(tǒng)級芯片（SoC）設計人員在配置、仿真和分析下一代多核架構的系統(tǒng)級性能及功耗方面的能力。

對于具有人工智能（AI）和自動駕駛系統(tǒng)功能的芯片，這一整合尤為重要，因為這些芯片通常需要使用復雜的緩存、互連和存儲器架構把多個異構處理組件連接起來， 沒有快速精確和內(nèi)部可視性的仿真，所有這些組件都難以分析、優(yōu)化和調(diào)整。由于Ncore IP已經(jīng)迅速地被包括恩智浦、東芝和其他在汽車電子和人工智能方面領先的企業(yè)所采用，把這些企業(yè)的產(chǎn)品和設計流程緊密地結合起來，將使得整個人工智能和神經(jīng)網(wǎng)絡系統(tǒng)級芯片市場受益。

Arteris公司工程副總裁Joe Butler說：“我們與Synopsys Platform Architect的整合為Ncore用戶提供了對Ncore互連IP及其可配置緩存的內(nèi)部無以倫比的可視性，為架構設計人員和設計團隊提供了關于其系統(tǒng)的詳細知識，從而可以用于進一步的優(yōu)化和性能驗證。”他指出，“我們與Synopsys公司聯(lián)合開展的工程已經(jīng)產(chǎn)生了一個綜合解決方案，這是設計和配置復雜異構多核系統(tǒng)級芯片的較簡單方法。”

Arteris Ncore IP和Synopsys Platform Architect的整合，為神經(jīng)網(wǎng)絡和自動駕駛系統(tǒng)設計團隊帶來以下益處：

• 針對性能和功耗進行更早期的架構探索。由于硬件形式的加速器和客戶自定義的系統(tǒng)緩存體系結構在系統(tǒng)級芯片中應用激增，使用spreadsheets電子表格進行這種類型的分析已經(jīng)變得不可行。這一整合可以提供更淮確的結果，而且更快。

• 對Ncore互連內(nèi)部狀態(tài)的無與倫比的可視性，從而可以在整個系統(tǒng)范圍內(nèi)對高速緩存的統(tǒng)計數(shù)據(jù)（例如，利用率、命中/未命中等）和互連的度量（例如帶寬、延遲等）進行詳細的分析。

• 更容易地組裝性能模型,以便在系統(tǒng)級芯片范圍進行分析;有較大的數(shù)據(jù)庫提供來自眾多供應商的IP體系結構模型,並有廣泛的工作負載可供選擇，為仿真提供數(shù)據(jù)流和激勵信號。

• 互連模型的性能和靈活性在業(yè)界領先。今天的16納米以下的系統(tǒng)既龐大又復雜。Ncore Fast SystemC模型的性能能夠支持通過快速分析各種架構方案對復雜的系統(tǒng)級芯片的各種設計參數(shù)迸行探索。

Synopsys公司Verification Continuum解決方案副總裁Chris Tice說：“開發(fā)神經(jīng)網(wǎng)絡和自動駕駛系統(tǒng)級芯片的團隊必須盡快驗證確認候選架構，然后針對性能、功耗和面積進行優(yōu)化。”他表示， “這些體系結構可以使用硬件加速器進行不同的組合，如果沒有較先進的仿真技術，就很難進行分析。將Platform Architect MCO和Ncore結合起來，設計人員就能夠更快地分析整個異構多核的系統(tǒng)級芯片架構。”

Arteris公司工程副總裁Joe Butler說：“我們與Synopsys Platform Architect的整合為Ncore用戶提供了對Ncore互連IP及其可配置緩存的內(nèi)部無以倫比的可視性，為架構設計人員和設計團隊提供了關于其系統(tǒng)的詳細知識，從而可以用于進一步的優(yōu)化和性能驗證。”他指出，“我們與Synopsys公司聯(lián)合開展的工程已經(jīng)產(chǎn)生了一個綜合解決方案，這是設計和配置復雜異構多核系統(tǒng)級芯片的較簡單方法。”