亚洲精品影院一区二区-亚洲精品永久一区-亚洲精品中文一区不卡-亚洲精品中文字幕久久久久久-国产亚洲精品aaa大片-国产亚洲精品成人a在线

您好,歡迎光臨電子應(yīng)用網(wǎng)![登錄] [免費(fèi)注冊] 返回首頁 | | 網(wǎng)站地圖 | 反饋 | 收藏
在應(yīng)用中實(shí)踐
在實(shí)踐中成長
  • 應(yīng)用
  • 專題
  • 產(chǎn)品
  • 新聞
  • 展會
  • 活動
  • 招聘
當(dāng)前位置:電子應(yīng)用網(wǎng) > 新聞中心 > 正文

Synopsys全新已流片DesignWare USB 3.0和USB 2.0 femtoPHY IP將面積縮小高達(dá)50%

2014年05月07日09:52:45 本網(wǎng)站 我要評論(2)字號:T | T | T

采用14/16nm FinFET和28nm工藝的小片芯占用面積PHY降低了消費(fèi)類、移動、存儲及網(wǎng)絡(luò)應(yīng)用的硅成本


亮點(diǎn):

·        DesignWare USB 2.0 femtoPHY IP的面積小于0.2平方毫米,DesignWare USB 3.0 femtoPHY的面積小于0.5平方毫米,使設(shè)計師能夠節(jié)省面積并降低整體硅成本

·        DesignWare USB 3.0 femtoPHY完全支持USB 2.0,與全球數(shù)十億部設(shè)備兼容

·        具有關(guān)閉電源后保留數(shù)據(jù)的功能,在確保數(shù)據(jù)被保存的同時延長電池壽命;支持USB 電池充電v1.2版規(guī)范(USB Battery Charging v1.2),以確保便攜式設(shè)備的高效充電

·        DesignWare USB femtoPHY采用減少引腳數(shù)量的設(shè)計,從而將SoC的外部面積和寬度降至較低

·        帶有DesignWare USB femtoPHY的28nm和14nm FinFET工藝的消費(fèi)類芯片已成功流片

 

為加速芯片和電子系統(tǒng)創(chuàng)新而提供軟件、知識產(chǎn)權(quán)(IP)及服務(wù)的全球性領(lǐng)先供應(yīng)商新思科技公司(Synopsys, Inc.,納斯達(dá)克股票市場代碼:SNPS)今日宣布:通過推出全新的DesignWare®USB femtoPHY系列IP,已將USB PHY的實(shí)現(xiàn)面積縮小多達(dá)50%;從而可在28nm和14/16nmFinFET工藝節(jié)點(diǎn)上,將USB PHY設(shè)計的片芯占用面積和成本降至較低。采用28nm和14nm FinFET硅工藝的DesignWare USB femtoPHY已展示出穩(wěn)固的性能,使設(shè)計師能夠在先進(jìn)工藝技術(shù)節(jié)點(diǎn)上實(shí)現(xiàn)該IP,同時降低系統(tǒng)級芯片(SoC)設(shè)計風(fēng)險。DesignWare USB 3.0和USB 2.0 femtoPHY專為極小面積而優(yōu)化,滿足了諸如智能手機(jī)和平板電腦等移動設(shè)備,以及諸如數(shù)字電視、存儲等網(wǎng)絡(luò)應(yīng)用等大批量消費(fèi)應(yīng)用的嚴(yán)苛要求。

DesignWare USB 3.0和USB 2.0 femtoPHY IP(DWC SS USB femtoPHY Samsung 14nm FinFET和DWC HS USB femtoPHY Samsung 14nm FinFET)已經(jīng)在第三方實(shí)驗室中通過了USB-IF一致性測試。DesignWare USB femtoPHY達(dá)到或超過了USB-IF標(biāo)準(zhǔn)規(guī)范,包括5V耐壓和3.3V信令體制,提供了有利于系統(tǒng)配置運(yùn)行全部規(guī)格定義功能的強(qiáng)大性能。DesignWare USB femtoPHY支持所有的USB應(yīng)用模式,為系統(tǒng)設(shè)計師提供了一系列多樣化的SoC設(shè)計選項。DesignWare USB 3.0和USB 2.0 femtoPHY兩個產(chǎn)品都支持Hi-Speed高速、Full-Speed全速和Low-Speed低速運(yùn)行,以及作為主控、設(shè)備和OTG等不同配置,同時DesignWare USB 3.0 femtoPHY還支持超高速USB運(yùn)行(USB 3.0)。

“基于我們長期成功使用DesignWare USB IP的經(jīng)驗,我們實(shí)現(xiàn)了帶有高品質(zhì)DesignWare USB 3.0和USB 2.0 femtoPHY IP芯片的一次流片成功,”三星電子晶圓代工市場營銷副總裁Shawn Han博士表示:“在三星晶圓代工廠中制造的帶有DesignWare USB femtoPHY IP的芯片,是首款采用14 nm FinFET工藝的、通過了USB-IF認(rèn)證的芯片。通過集成一個面積顯著縮小的PHY,提高了我們客戶系統(tǒng)級芯片的競爭力,并且簡化了添加USB連接的過程。Synopsys的DesignWare femtoPHY夠滿足大批量移動和消費(fèi)類應(yīng)用的成本、功耗、性能和上市時間的需求,它們對于我們在這些快速發(fā)展的市場中獲得成功至關(guān)重要。”


該圖顯示了14nm FinFET工藝技術(shù)的Synopsys DesignWare USB3.0 femtoPHY的優(yōu)異性能和寬泛余量

Synopsys開發(fā)的USB 3.0和USB 2.0 femtoPHY IP使設(shè)計師能夠為其應(yīng)用選擇較佳實(shí)現(xiàn)方式,而不犧牲USB一致性認(rèn)證所要求的功能或性能。需要高性能的設(shè)計可以使用USB 3.0 femtoPHY符合SuperSpeed USB(USB 3.0)規(guī)范的5.0 Gbps數(shù)據(jù)傳輸速率。需要較低性能的應(yīng)用可以使用USB 2.0 femtoPHY符合Hi-Speed USB(USB 2.0)規(guī)范的480MHz傳輸速率。兩種DesignWare USB femtoPHY都能夠?qū)oC外部所需的引腳數(shù)量降至較低,以進(jìn)一步縮減SoC的面積和成本。當(dāng)PHY閑置時,關(guān)閉電源這一功能可將電池耗電量降至較低,同時保持所有的PHY狀態(tài),以確保快速、精確的上電后功能。此外,DesignWare USB femtoPHY支持廣為使用的v1.2USB電池充電規(guī)范和USB On-The-Go (OTG) v2.0協(xié)議。

“18多年來,作為USB-IF的一名活躍成員,Synopsys一直不斷地開發(fā)相關(guān)IP產(chǎn)品,簡化了USB 3.0和USB 2.0接口的集成和應(yīng)用,”USB應(yīng)用者論壇總裁兼首席運(yùn)營官Jeff Ravencraft表示道:“獲得USB-IF認(rèn)證表明一款產(chǎn)品符合USB-IF的互操作性標(biāo)準(zhǔn),并且符合相應(yīng)的USB規(guī)范。Synopsys提供的全新的、面積更小的DesignWare USB 3.0和USB 2.0 femtoPHY,使制造商能夠?qū)⒃摷夹g(shù)引入其SoC中。”

“SoC設(shè)計師已經(jīng)依靠Synopsys 在3,000多款設(shè)計和100多種工藝技術(shù)中實(shí)現(xiàn)了USB接口,使我們十多年來一直領(lǐng)跑USB IP供應(yīng),”Synopsys IP與原型設(shè)計市場營銷副總裁John Koeter表示:“我們能夠為先進(jìn)工藝技術(shù)提供高質(zhì)量IP這樣的專業(yè)技術(shù)和成功記錄,使設(shè)計師可集成能夠可靠地滿足其嚴(yán)格應(yīng)用需求的IP。隨著DesignWare USB 3.0和USB 2.0 femtoPHY IP的面市,以及在FinFET工藝中成功流片,我們將能夠幫助我們的客戶滿足業(yè)界對更小的、高性價比的、高性能的SoC需求。”

供貨

采用領(lǐng)先14/16 nm FinFET 和28 nm工藝節(jié)點(diǎn)的DesignWare USB 2.0和USB 3.0 femtoPHY IP現(xiàn)在已經(jīng)開始供貨。

關(guān)于DesignWare IP

新思科技(Synopsys)是一家為各種SoC設(shè)計提供高質(zhì)量并經(jīng)硅驗證IP解決方案的領(lǐng)先供應(yīng)商,其豐富的DesignWare IP產(chǎn)品組合包括完整的接口IP解決方案(包括支持多種常用協(xié)議的控制器、PHY和下一代驗證IP),模擬IP,各種嵌入式存儲器,邏輯庫,處理器解決方案和子系統(tǒng)。為了支持軟件開發(fā)及IP的軟硬件集成,Synopsys還為其多種IP產(chǎn)品提供驅(qū)動軟件、事務(wù)級模型和原型。Synopsys的 HAPS®基于FPGA的原型解決方案支持在系統(tǒng)環(huán)境中驗證IP和SoC。Synopsys的Virtualizer™虛擬原型工具箱使開發(fā)人員能夠比傳統(tǒng)方法提前很久就開始為IP或者整個SoC開發(fā)軟件。憑借一種穩(wěn)健的IP開發(fā)方法學(xué),以及在質(zhì)量、IP原型、軟件開發(fā)及綜合性技術(shù)支持等領(lǐng)域內(nèi)的大力投入,Synopsys使設(shè)計師能夠加快產(chǎn)品的上市并降低集成風(fēng)險。如需更多有關(guān)DesignWare IP的信息,請訪問:http://www.synopsys.com/designware

 

關(guān)于Synopsys

Synopsys有限公司(Nasdaq:SNPS)加速了全球電子市場中的創(chuàng)新。作為電子設(shè)計自動化(EDA)和半導(dǎo)體IP領(lǐng)域內(nèi)的領(lǐng)導(dǎo)者,Synopsys提供的軟件、IP和設(shè)計服務(wù)可幫助工程師應(yīng)對設(shè)計、驗證、系統(tǒng)和制造中的各種挑戰(zhàn)。自1986年以來,世界各地的工程師使用Synopsys的技術(shù)已經(jīng)設(shè)計和創(chuàng)造了數(shù)十億個芯片和系統(tǒng)。更多信息,請訪問:http://www.synopsys.com

網(wǎng)友評論:已有2條評論 點(diǎn)擊查看
登錄 (請登錄發(fā)言,并遵守相關(guān)規(guī)定)
如果您對新聞頻道有任何意見或建議,請到交流平臺反饋。【反饋意見】
關(guān)于我們 | 聯(lián)系我們 | 本站動態(tài) | 廣告服務(wù) | 歡迎投稿 | 友情鏈接 | 法律聲明
Copyright (c) 2008-2025 01ea.com.All rights reserved.
電子應(yīng)用網(wǎng) 京ICP備12009123號-2 京公網(wǎng)安備110105003345號