一、可編程邏輯器的發(fā)展

　　可編程邏輯器（PLD）是70年代發(fā)展起來的一種劃時(shí)代的新型邏輯器件，一般來說，PLD器件是由用戶配置以完成某種邏輯功能的電路。PLD器件自問世以來，制造工藝上采用TTL、CMOS、ECL及靜態(tài)RAM技術(shù)，器件類型有PROM、EPROM、E��2PROM、FPLA、PA L、GAL、PML及LCA等，PLD在性能和規(guī)模上的發(fā)展，主要依賴于制造工藝的不斷改進(jìn)，高密 度PLD是VLSI集成工藝高度發(fā)展的產(chǎn)物。80年代末，美國ALTERA和XILINX公司采用EECMOS工藝，分別推出大規(guī)模和超大規(guī)模的復(fù)雜可編程邏輯器件（CPLD）和現(xiàn)場可編程邏輯門陣列器件（FPGA），這種芯片在達(dá)到高度集成度的同時(shí)，所具有的應(yīng)用靈活性和多組態(tài)功能是以往的LSI/VLSI電路無法比擬的。
　
　　到90年代，CPLD/FPGA發(fā)展更為迅速，不僅具有電擦除特性，而且出現(xiàn)了邊緣掃描及在線編 程等高級(jí)特性。另外，外圍I/O模塊擴(kuò)大了在系統(tǒng)中的應(yīng)用范圍和擴(kuò)展性。較常用的有XILIN X公司的EPLD和ALTERA及LATTICE公司的CPLD.1992年LATTICE公司率先推出ISP（In-System P rogrammability），并推出ISP_LSI1000系列高密度ISP器件。1998年HDPLD的主流產(chǎn)品集成 度約為1～3萬門，同時(shí)25萬門產(chǎn)品開始面世，1999年產(chǎn)品集成度40萬門，2000年已經(jīng)出現(xiàn)了容量為200萬門的產(chǎn)品。
　
　　PLD器件目前正朝著更高速、更高集成度、更強(qiáng)功能和更靈活的方向發(fā)展，它不僅已成為標(biāo)準(zhǔn)邏輯器件的一個(gè)強(qiáng)有力的競爭對手，也成為掩膜式專用集成電路的競爭者。

二、PLD在電子領(lǐng)域中的應(yīng)用

1.PLD在ASIC設(shè)計(jì)中的應(yīng)用

　　把一個(gè)有專用目的，并具有一定規(guī)模的電路或子系統(tǒng)集成化而設(shè)計(jì)在一芯片上，這就是專用 集成電路ASIC的設(shè)計(jì)任務(wù)，通常ASIC的設(shè)計(jì)要么采用全定制電路設(shè)計(jì)方法，要么采用半定制電路設(shè)計(jì)方法進(jìn)行檢驗(yàn)，若不滿足要求，還要重新設(shè)計(jì)再進(jìn)行驗(yàn)證。這樣，不但開發(fā)費(fèi)用高 ，而且設(shè)計(jì)開發(fā)周期長，因此設(shè)計(jì)出的產(chǎn)品性價(jià)比不高，顯然，產(chǎn)品沒有市場競爭力，自然 就降低了產(chǎn)品的生命周期，而傳統(tǒng)的ASIC設(shè)計(jì)方法來說，這又是不可避免的。
　
　　隨著設(shè)計(jì)方法的不斷完善，不僅需要簡化設(shè)計(jì)過程，而且，越來越需要降低系統(tǒng)體積和成本 ，提高系統(tǒng)的可靠性，縮短研制周期，于是希望有一種由很多廠家都可提供的，具有一定連線的結(jié)構(gòu)和已封裝好的全功能的標(biāo)準(zhǔn)電路。由于共同性強(qiáng)，用量大，所以成本也不高。這種器件可以由用戶根據(jù)需要自行完成編程設(shè)計(jì)工作，用某種編程技術(shù)自己“燒制”使內(nèi)部電 路結(jié)構(gòu)實(shí)現(xiàn)再連接，也就是說用戶既是使用者又是設(shè)計(jì)者和制造者，這種器件就是PLD，它的引入就形成了半定制電路設(shè)計(jì)方法的可編程ASIC.目前，HDPLD有兩種用途：一是用于較終產(chǎn)品；一是用于ASIC化的前道工序的開發(fā)試制品。C PLD/FPGA在國際上現(xiàn)已成為很流行的標(biāo)準(zhǔn)化IC芯片，從我國的國情來看，將CPLD/FPGA用于A SIC原形設(shè)計(jì)會(huì)得到大力推廣。

2.基于EDA的CPLD/FPGA應(yīng)用

　　電子產(chǎn)品的高度集成數(shù)字化是必由之路，我國的電子設(shè)計(jì)技術(shù)經(jīng)過了SSI和MCU階段，現(xiàn)在又 面臨一次新突破即CPLD/FPGA在EDA基礎(chǔ)上的廣泛應(yīng)用。如果說MCU在邏輯的實(shí)現(xiàn)上是無 限的話，那么CPLD/FPGA不但包括了MCU這一特點(diǎn)，而且可觸及硅片電路的物理界限，并兼有串、并行工作方式，高速、高可靠性以及寬口徑適用性等諸多方面的特點(diǎn)。不但如此，隨著 EDA技術(shù)的發(fā)展和CPLD/FPGA在深亞微米領(lǐng)域的應(yīng)用，它們與MCU、MPU、DSP、A/D、D/A、RAM 及ROM等器件間物理與功能界限已日益模糊。特別是軟/硬IP芯核產(chǎn)業(yè)的迅速發(fā)展，嵌入式通用及標(biāo)準(zhǔn)FPGA器件，片上系統(tǒng)（SOC），1999年底已經(jīng)上市。CPLD/FPGA以其不可替代的地位 以及伴隨而來的具有經(jīng)濟(jì)特征的IP芯核產(chǎn)業(yè)的崛起，正越來越受到業(yè)內(nèi)人士的觀注。
　
　　基于EDA技術(shù)的發(fā)展，CPLD/PFGA與其他MCU相比，其優(yōu)點(diǎn)越來越明顯。PLD/FPGA產(chǎn)品采用先進(jìn)的JTAG-ISP和在系統(tǒng)配制編程，這種編程方式可輕易地實(shí)現(xiàn)紅外線編程、超聲編程或無線編程，或通過電話線遠(yuǎn)程編程，編程方式簡便、先進(jìn)。這些功能在工控、智能儀表、通信和軍事上有特別用途。CPLD/FPGA的設(shè)計(jì)開發(fā)采用功能強(qiáng)大的EDA工具，通過符合國際標(biāo)準(zhǔn)的硬件描述語言（如VHDL或VERILOG-HDL）來進(jìn)行電子系統(tǒng)設(shè)計(jì)和產(chǎn)品開發(fā)，開發(fā)工具的通用性，設(shè)計(jì)語言的標(biāo)準(zhǔn)化以及設(shè)計(jì)過程幾乎與所用的CPLD/FPGA器件的硬件結(jié)構(gòu)沒有關(guān)系，所以設(shè) 計(jì)成功的邏輯功能軟件有很好的兼容性和可移植性，開發(fā)周期短；易學(xué)易用，開發(fā)便捷。可以預(yù)言我國的EDA技術(shù)學(xué)習(xí)和CPLD/FPGA的應(yīng)用熱潮決不會(huì)遜色于過去10年的單片機(jī)熱潮。
　
　　可編程邏輯器件一開始主要用于通信領(lǐng)域。它的優(yōu)勢在于縮短開發(fā)生產(chǎn)周期，現(xiàn)場靈活性好 ，適于少量生產(chǎn)，不足之處是價(jià)格昂貴，適用于中小批量生產(chǎn)，隨著微細(xì)化的進(jìn)步，芯片面積縮小，價(jià)格迅速下降，市場發(fā)展加快。目前PLD/CPLD約占全球市場規(guī)模的6成 ，但今后FPGA的比重將日益增大。