DSP是基于可編程超大規(guī)模集成電路和計算機技術發(fā)展起來的一門重要技術，DSP芯片的快速數(shù)據(jù)采集與處理功能以及片上集成的各種功能模塊為DSP應用于各種場合提供了極大的方便。而CMOS圖像傳感器與CCD相比，由于CMOS圖像傳感器能將時序處理電路和圖像信號的前端放大與數(shù)字化部分集成于一個芯片內，因而其發(fā)展一直受到業(yè)界的高度重視。現(xiàn)在，隨著技術與工藝的發(fā)展，CMOS圖像傳感器不僅在噪聲上得到了有效改善，而且分辨率也得到了明顯提高。CMOS圖像傳感器將以其低廉的價格、實用的圖像質量、高集成度和相對較少的功耗在視頻采集領域得到廣泛的應用。為此，本文提出了一種基于DSP和CMOS圖像傳感器，同時由復雜可編程邏輯控制芯片CPLD控制的實時圖像采集系統(tǒng)的實現(xiàn)方案。

1 硬件設計

圖1所示是該圖像采集系統(tǒng)的電路結構框圖。由圖1可見，該圖像采集系統(tǒng)主要由OV6630圖像傳感芯片、CPLD控制模塊、SRAM數(shù)據(jù)存儲器、FLASH程序存儲器、DSP信號處理器等幾部分組成。其圖像采集芯片用美國Omni Vision公司開發(fā)的彩色CMOS圖像傳感器OV6630，該芯片與傳統(tǒng)的CCD傳感器相比，其較明顯的優(yōu)勢是集成度高，功耗小，生產成本低，容易與其它芯片整合。該芯片將CMOS光感應核與外圍支持電路集成在一起。由于其運用了專有的傳感器技術，因而能夠消除普通的光電干擾。該芯片的像素陣列為352×288，即101376像素，還有4行、4列可供選擇。圖像數(shù)據(jù)的輸出有多種格式(YCrCb4：2：2，GRB4：2：2和RGB原始數(shù)據(jù)輸出格式)，本系統(tǒng)選用8通道Y輸出RGB原始數(shù)據(jù)輸出格式，以及逐行掃描的工作方式。其輸出格式為：

奇數(shù)掃描行BGBG……

偶數(shù)掃描行GRGR……



根據(jù)人眼對彩色響應帶寬不高的大面積著色特點，每個象素沒有必要同時輸出3種顏色。因此，數(shù)據(jù)采樣時，奇數(shù)掃描行的第1，2，3，4，…象素分別采樣和輸出B，G，B，G，…數(shù)據(jù)；偶數(shù)掃描行的第1，2，3，4，…象素分別采樣和輸出G，R，G，R，…數(shù)據(jù)。在實際處理時，每個象素的R，G，B信號由象素本身輸出的某一種顏色信號和相鄰象素輸出的其他顏色信號構成。這種采樣方式在基本不降低圖像質量的同時，可以將采樣頻率降低60％以上。

系統(tǒng)中的核心處理芯片選用TI公司的加強型定點DSP芯片TMS320VC5410A，該DSP的工作頻率可達160 MHz，內部有64KBRAM空間可以靈活的映射為數(shù)據(jù)或程序存儲空間。由于DSP的內部存儲空間有限，所以，本設計在外部擴展了一大小為1 MB的SRAM數(shù)據(jù)存儲器CY7C1021和256 K的FLASH程序存儲器SST39VF400A。控制芯片CPLD選用Altera公司的MAX7000系列芯片EPM7128SLC84-15。該芯片包含84個I／O管腳、128個宏單元，每16個宏單元可組成一個邏輯陣列塊，工作電壓為5.0 V。該芯片在系統(tǒng)中處于總體時序控制地位，既用于給圖像傳感器芯片提供控制信號。也用于SRAM和FLASH的片選和讀寫控制，同時還負責LCD的顯示控制。

2 軟件設計

當系統(tǒng)配置完畢以后，便可以進行圖像數(shù)據(jù)的采集與處理。在采集圖像的過程中，較主要的工作是判別一幀圖像數(shù)據(jù)的開始和結束的時刻。在仔細研究了OV6630輸出的同步信號(VSYNC是垂直同步信號、HREF是水平同步信號、PCLK是輸出數(shù)據(jù)同步信號)的基礎上。筆者用VHDL語言實現(xiàn)了采集過程起始點的精確控制。圖2所示為圖像采集期間三個同步信號與數(shù)據(jù)信號的時序關系圖。

圖2中，每一個幀同步信號VSYNC周期包含288個水平同步信號HREF脈沖，而每一個HREF周期包含352個PCLK時鐘脈沖，每一個PCLK時鐘可輸出一個RGB像素的視頻數(shù)據(jù)。



通過監(jiān)測系統(tǒng)中的垂直同步信號VSYNC的變化，即可得知新的一幀圖像是否開始，一幀圖像開始后，僅當HREF為高且PCLK輸出下降沿時，才能輸出一個有效的像素值。VSYNC的上升沿表示一幀新的圖像的到來，下降沿則表示一幀圖像數(shù)據(jù)采集開始(CMOS圖像傳感器是按列采集圖像的)。HREF是水平同步信號，其上升沿表示一列圖像數(shù)據(jù)的開始。PCLK是輸出數(shù)據(jù)同步信號。只有當HREF為高電平時，才能開始有效的采集數(shù)據(jù)，PCLK下降沿的到來表明數(shù)據(jù)的產生，PCLK每出現(xiàn)一個下降沿可傳輸一位數(shù)據(jù)。HREF為高電平期間，共可傳輸352位數(shù)據(jù)。在一幀圖像中，即VSYNC為低電平期間，HREF將出現(xiàn)288次高電平。而當下一個VSYNC信號的上升沿到來時，即表明分辨率為352×288的圖像采集過程的結束。

CPLD控制的實現(xiàn)過程首先是按順序檢測VSYNC和CHSYNC信號是否有效，這時要注意防止毛刺信號的干擾。由于毛刺信號時間很短，設計時可采用設標志位的方法，即當檢測到信號的有效沿后(對于VSYNC是上升沿，而對于CHSYNC是下降沿)，可在等待一定時間后再次檢測信號，看其是否仍然有效，如果有效，則說明信號是正確的。

由于系統(tǒng)中的像素數(shù)據(jù)是按PCLK時鐘輸出的，所以，可用來存儲圖像的SRAM使能信號CE。另外，其讀寫信號也是由CPLD產生的。因此，讀信號RE只要在CPLD寫操作中置“1”即可。由于在數(shù)據(jù)輸出時，PCLK的上升沿信號比較穩(wěn)定，而RAM可在WR上升沿將數(shù)據(jù)寫入，因此，可以在HREF有效后(HREF=1)采用PCLK作為寫信號RW。

由于圖像像素點的個數(shù)已知，即數(shù)據(jù)個數(shù)已知，故在計數(shù)完畢后，CPLD將發(fā)出計數(shù)完畢信號。而DSP在接收到中止信號后，即可開始讀取RAM中的數(shù)據(jù)，并對數(shù)據(jù)進行壓縮和相應的處理，然后把數(shù)據(jù)放到LCD液晶屏的數(shù)據(jù)總線，較后將采集到的圖像在液晶屏上顯示出來。圖3為圖像采集系統(tǒng)的軟件流程圖。



3 結束語

本系統(tǒng)采用DSP和CPLD的綜合方案來將圖像的采集和數(shù)據(jù)的處理分而治之。實驗結果表明，該系統(tǒng)圖像清晰，且能滿足實時顯示的要求，可廣泛應用在網絡視頻和工業(yè)自動監(jiān)測等方面。