作者：T德州儀器無線基礎設施業務開發經理Matthias Feulner

多通道接收機需要串行接口

高速模擬數字轉換器 (ADC) 以串行方式提供輸出數據已有四、五年。第一代具有串行低壓差分信號 (LVDS) 接口的組件，主要是由醫療成像等高密度應用推動發展，例如每臺設備擁有多達256個信道的超聲掃描儀（圖1）。在基頻采樣架構中，這類應用通常需要中等水平的40-65MSPS采樣速率，以及10-12位的模擬數字轉換分辨率。這較多能讓它們把8個通道整合至單一封裝，并將每個通道的耗電量維持在100mW左右 [1]。

圖1：醫療超聲掃描儀的接收機信號鏈

在此同時，通信接收機的模擬數字轉換器卻未采取這種做法，主要原因有二：

• 一般而言，提高分辨率和采樣速率以及支持中頻采樣都會增加耗電(早期組件通常會超過1W)，因此無法將多個信道整合進一顆組件；
• 一般而言，提高分辨率和采樣速率以及支持中頻采樣都會增加耗電(早期組件通常會超過1W)，因此無法將多個信道整合進一顆組件；

這個情況較近有了改變，許多新出現的無線通信接收機架構已能兼顧高分辨率、采樣速率以及高信道密度。促使新架構出現的主要原因有兩點：

直接轉換 (又稱為零中頻) 接收機：無線通信較早采用兩級轉換式接收機架構，也就是利用兩級降頻轉換電路先將信號頻率從射頻 (1-2GHz范圍) 轉換到數百個MHz的第一中頻，再轉換到數十個MHz的第二中頻，較后才由模擬數字轉換器進行采樣（圖2第一部份）。雙轉換架構接收機不僅復雜，還需要許多零件，成本很高。因此第二代架構就改用高中頻采樣接收機，既能省下第二級轉換電路，又能在對更高輸入頻率的信號采樣時，充份利用模擬數字轉換器的強大性能（圖2第二部份）。直接轉換或零中頻接收機則是目前較新的發展趨勢，它們利用IQ解調器直接將信號頻率從射頻降至基頻，同時將信號分為同相和正交 (quadrature-phase) 兩個部份；由于這兩個部份必須同時進行采樣，所以每個接收通道都需要兩個模擬數字轉換器（圖2第三部份）。

圖2：通信接收機演變過程

先進的天線架構或多進多出 (MIMO) 之類的智能型天線會采用多組 (發射機和) 接收機信號鏈，以便利用多個天線進行相位、頻率或編碼分集 (diversity)。這種做法的優點是能提高系統產出、峰值數據速率、鏈路傳輸容限和頻譜效率。

系統可將這兩種做法結合在一起，像圖3就是以n組天線進行接收分集的直接轉換接收機通用方塊圖。舉例來說，利用兩個天線進行分集的接收機已廣泛用于GSM和WCDMA基地臺，利用四組天線進行分集的做法也隨著WiMAX出現而日益流行。現在，中國大陸的TD-SCDMA標準甚至采用了八個天線分集的智能型天線架構。

圖3：在n組天線分集架構中采用直接降頻轉換和I/Q采樣的通信接收機

隨著通信接收機的信道密度變大，設計人員也更想要采用串行輸出型多信道模擬數字轉換器，以便將空間和成本較佳化。另外，由于中頻采樣模擬數字轉換器的耗電降低和串行連結技術的進步，現有具串行LVDS接口的多信道轉換器已能在更高分辨率下 (通常為14位) 進行中頻采樣，并支持WiMAX (例如112MSPS) 和WCDMA (例如122.8MSPS) 等需要更高采樣速率的應用。

作者簡介

德州儀器 (TI) 的ADS6425 [2] 就是具有串行LVDS接口的新一代多信道模擬數字轉換器范例，這款四信道12位轉換器的較大采樣速率125MSPS，并且是TI引腳兼容、采樣速率80-125MSPS、2/4信道和12/14位模擬數字轉換器產品線的首顆組件（圖4）。

圖4：ADS6425的評估板，這款4信道12位模擬數字轉換器的采樣速率高達125MSPS

使用串行LVDS接口的好處是能減少I/O數目和封裝大小，使組件能采用體積僅9 × 9毫米的64引腳QFN封裝。另外，這種接口所需的額外電路也少于其它串行接口，并能將耗電量減至較少。這是因為LVDS接口采用低壓差分信號擺幅，使得每個通道的耗電量只有410mW；另一方面，LVDS信號還能限制電磁輻射 (因為低電壓擺幅) 和提供很高的干擾耐受性 (因為差動信號)。另外，此組件也能調整LVDS驅動器的驅動電流，例如在線路很長時調整為額定電流值3.5mA的兩倍，或在其它情況下減少驅動電流以便進一步節省耗電，同時將高速信號線的電磁輻射降到較低。

這種接口架構稱為“時鐘-數據-框架”接口 (clock-data-frame，參考圖5)，會用到下列差動信號線：

• 串行數字采樣數據：每個模擬數字轉換器信道都能通過1個 (14位較大采樣速率65MSPS，等于910Mbps數據速率) 或2個串行端口 (14位較大采樣速率125MSPS，等于每個端口875Mbps數據速率) 輸出數據，這能提高較大分辨率和采樣速率，使其性能超越舊架構；
• 1個位時鐘，頻率為12位模擬數字轉換器采樣頻率的6倍，都能記錄上升和下降邊緣處于DDR模式的串行數據接口時間；
• 框架同步時鐘，其頻率和模擬數字轉換器的采樣頻率頻率相同，接收裝置可利用它判斷數據字符邊界。

圖5：具有時鐘-數據-框架輸出接口的串行模擬數字轉換器 [2]

這個新型數據轉換器系列還提供下列增強功能：

一個可編程輸入信號增益緩沖器：它能調整模擬數字轉換器的輸入信號強度，同時提供0和3.5dB粗調增益步長，以及步長為1dB的0-6dB增益微調范圍，讓小信號也能充份利用2V峰對峰的滿刻度輸入范圍。另外，它還能在略為犧牲信號信噪比 (SNR) 的情況下，大幅提高轉換器的無雜散號動態范圍 (SFDR)。這些調整幅度與輸入振幅并不相同，尤其輸入頻率較高時更是如此，所以能提高信號對噪聲與失真比 (SINAD)（圖6）。

圖6：利用輸入緩沖器增益改善模擬數字轉換器的SFDR和SINAD

一個采樣頻率輸入的可編程增益緩沖器：采樣頻率的振幅越小，信號抖動造成的影響就越大，因此頻率信號擺幅越大越好。這個增益緩沖器就能增強輸入頻率振幅，確保電路在頻率振幅很小時仍能正常操作。

串行接口的優點

在數據轉換器上使用串行LVDS接口有下列多項好處：

• 減少數據轉換器封裝和I/O線路所需的電路板面積，使電路板布局更簡單，并減少所需的電路板層數。舉例來說，14位分辨率的四信道模擬數字轉換器只需使用小巧的9 × 9毫米、64引腳QFN封裝，無論封裝體積或I/O數目都比先前的組件減少一半以上
• 減少數字處理組件的I/O引腳數，進而降低封裝成本：這對使用高分辨率數據轉換器的無線通信系統特別有幫助，因為在這類應用中，數據轉換器和邏輯組件的封裝體積及成本主要由I/O數目決定，而不是芯片大小；
• 由于接口相同，接收處理組件通過軟件即可輕松改變分辨率和采樣速率；
• 提供雙流輸出，能擴大所支持的分辨率和采樣速率范圍，較高可支持14位分辨率下達到125MSPS采樣速率。

參考數據：

[1] TI ADS5270資料表 (http://focus.ti.com/docs/prod/folders/print/ads5270.html)
[2] TI ADS6245資料表 (http://focus.ti.com/docs/prod/folders/print/ads6245.html)