作者：Bonnie C. Baker，德州儀器 (TI) 高級(jí)應(yīng)用工程師

關(guān)鍵字：模擬電路設(shè)計(jì)、電容、電阻、轉(zhuǎn)換器、ADC、工業(yè)應(yīng)用、醫(yī)療電子、運(yùn)算放大器、系統(tǒng)設(shè)計(jì)、工程教育、物理驗(yàn)證和分析、信號(hào)完整性、設(shè)計(jì)方法

一般而言，手持式儀表、數(shù)據(jù)記錄器、車載和監(jiān)控系統(tǒng)都要求一種低成本高精度、高系統(tǒng)解析度的多路復(fù)合系統(tǒng)�？梢詫⑦@些要求都集成到一個(gè)電路中嗎？能夠處理這些多樣性需求的系統(tǒng)，要求一個(gè)多路復(fù)用器、增益單元和一個(gè)模數(shù)轉(zhuǎn)換器 (ADC)。

解決這個(gè)問題的一種可行方案是一個(gè) 10 通道、可編程放大器 (PGA)，它與一個(gè)中速 12  位 SAR ADC（請(qǐng)參見圖  1）配合工作。該單電源、10 通道 PGA 具有一個(gè)軌至軌的輸入/輸出，增益調(diào)節(jié)范圍為 1 V/V 到 200 V/V。PGA 的 12 nVÖHz @ 10 kHz 低噪聲性能適合于 12 位系統(tǒng)。這兩個(gè)器件之間的模擬接口包括一個(gè)緩沖結(jié)構(gòu)的運(yùn)算放大器 (OPA) 以及一個(gè) R/C 電路。12 位 ADC 是一個(gè)帶固有采樣和保持的電容型 SAR ADC。該轉(zhuǎn)換器要求 R/C 電路，其可簡(jiǎn)化 ADC 輸入結(jié)構(gòu)的充電動(dòng)作。

圖 1 這種系統(tǒng)使用一個(gè)多路復(fù)用 PGA 和驅(qū)動(dòng) 12 位轉(zhuǎn)換器的運(yùn)算放大器

計(jì)算得到的 PGA 噪聲值（參考輸出 (RTO)）等于 10 kHz 下 PGA 噪聲密度 (12 nV/√Hz) 乘以 PGA 閉環(huán)帶寬的平方根乘以√ (π/2)。√(π/2) 的倍數(shù)說明了 PGA 帶寬以外頻率區(qū)域的噪聲。之后，所得值再乘以 PGA 的增益。方程式 1 使用了 16 V/V 的 PGA 增益：

PGA_rms-noise = 12 nV/√Hz * √ (1.6 MHz * √/2) * 16 V/V = 0.304 μV (rms) 方程式 1

轉(zhuǎn)換器產(chǎn)生的  ADC  噪聲為 431 μV (rms)，大大低于該 5 伏系統(tǒng)的 1 LSB 或 1.22 mV。緩沖放大器的噪聲為 39 μV (rms)，帶給系統(tǒng)的噪聲極少甚至為零。

PGA、OPA 和 ADC 的組合噪聲為 529 μV (rms)，仍然低于 12 位轉(zhuǎn)換器的 1 LSB。該值使用一個(gè)方和根方程式（即方程式 2） 計(jì)算得出：

Noise _(RTO) = √ (PGA_rms-noise² + OPA_rms-noise² + ADC_rms-noise²)   方程式  2

PGA 為 16 V/V 增益時(shí)該系統(tǒng)的等效 12 位精度（Equiv_12-bit）為 0.432 LSBs（請(qǐng)參見方程式 3）。

Equiv_12-bit = (Noise_RTO * 2^N)/FSR, {where N = 12 and FSR = 5 V/V}   方程式 3

如果我們?cè)?1-200 V/V 的 PGA 增益范圍來觀察該系統(tǒng)，我們便會(huì)發(fā)現(xiàn) PGA 噪聲為電路的主要噪聲。一旦 PGA 增益超出 ~125 V/V，該系統(tǒng)便不再符合 12 位精度標(biāo)準(zhǔn)。然而，這種情況能夠通過縮小系統(tǒng)參考輸入 LSB 的電壓大小來改善（請(qǐng)參見圖 2）。獲得更小 LSB 的折中方法是降低系統(tǒng)的有效轉(zhuǎn)換位數(shù) (ENOB)。

圖 2 系統(tǒng)精度高于 0.01%，且 PGA 增益為 1–125 V/V。

PGA 增益為 125～200 V/V 時(shí)，系統(tǒng)精度高于 0.02%。

圖 1 所示系統(tǒng)可在要求 12 位精度時(shí)提供足夠的 PGA 增益范圍，也可在要求高系統(tǒng)解析度時(shí)提供同樣足夠的增益范圍。