——賽靈思高管隆重發布將晶體管數業界當前紀錄翻一番的世界較大容量FPGA

 

全球可編程平臺領導廠商賽靈思公司日前推出首批Virtex®-7 2000T FPGA，這是利用68億個晶體管打造的世界容量較大的可編程邏輯器件，為客戶提供了無與倫比的200萬個邏輯單元，相當于2,000萬個ASIC門，專門針對系統集成、ASIC替代以及ASIC原型和模擬仿真的市場需求。

賽靈思公司全球高級副總裁兼亞太區執行總裁湯立人、賽靈思公司產品市場營銷總監Brent Przybus和賽靈思亞太區銷售及市場總監張宇清向媒體介紹并展示了Virtex-7 2000T。

 

張宇清、湯立人和Brent Przybus展示Virtex-7 2000T

 

超越摩爾定律的重大里程碑

從歷史上看，FPGA產品系列中的較大器件通常是較后才向客戶推出的，這是因為半導體工藝的發展有一個爬斜坡的過程，較大器件的單位晶圓良率達到一定水平才能在經濟上做到可行，這是需要時間的。賽靈思的 SSI 技術突破了這一挑戰，通過將四個不同 FPGA芯片在無源硅中介層上互聯，構建了世界較大容量的可編程邏輯器件，從而解決了無缺陷大型單芯片的制造挑戰。

迄今為止，FPGA每個工藝節點的發展都遵循摩爾定律，也就是在成本減半的同時實現邏輯容量的翻番。不幸的是，單單依靠摩爾定律，可控的功耗和代工廠良率無法滿足市場對資源無止境的需求。堆疊硅片互聯（SSI）技術讓賽靈思得以為市場推出了一個能夠應對上述挑戰的可行的可編程解決方案。

 

 

基于堆疊互聯技術的Virtex-7 2000T

 

Virtex-7 2000T堆疊技術

 

湯立人表示，堆疊硅片互聯技術的應用成就了賽靈思大容量FPGA，而2.5D IC堆疊技術的率先應用，使得賽靈思能夠為客戶提供兩倍于同類競爭產品的容量并超越摩爾定律的發展速度，而這是單硅片FPGA在28nm工藝節點所根本無法實現的。客戶利用賽靈思 Virtex-7 2000T FPGA可以替代大容量ASIC，在總體投入成本相當的情況下，把開發時間提高2/3；同時創建集成系統，提高系統帶寬，并因為避免了I/O互連而大幅降低功耗。此外還可以加速先進ASIC系統的原型設計和模擬仿真。

他指出：Virtex-7 2000T FPGA標志著賽靈思創新和行業協作史上的一個重大里程碑。對于客戶而言，其重大意義在于如果沒有堆疊硅片互聯技術，至少要等演進到下一代工藝技術，才有可能在單個FPGA中實現如此大的晶體管容量。現在，有了Virtex-7 2000T FPGA，客戶能立即為現有設計增添新的功能，不必采用ASIC，單個FPGA解決方案就能達到3-5個FPGA解決方案的功能，因而可大幅降低成本。或者現在就可以開始采用我們的較大容量FPGA進行原型設計和構建系統仿真器，和通常的更新換代速度相比，至少可以提前一年時間。

 

先進工藝帶來超低功耗

賽靈思所有28nm器件（Artix™-7、Kintex™-7、Virtex®-7 FPGA和 Zynq™-7000 EPP）均采用統一架構，能夠在同一系列的不同產品間以及不同系列的產品間支持設計和IP重用。這些器件均采用臺積電的28nmHPL（低功耗高介電層金屬閘技術）工藝制造，這樣制造出來的FPGA靜態功耗比同類競爭產品降低一半。隨著器件容量的增大，靜態功耗降低的意義越發顯著。Virtex-7 2000T 相對于采用多個FPGA實現的設計方案而言，功耗更低，其中28nmHPL起到了關鍵作用。

 

 

Virtex-7 2000T器件還為設備制造商提供了一個集成的平臺，能幫助他們在提升性能和功能的同時降低功耗。由于消除了電路板上不同IC間的I/O接口，系統的整體功耗得以顯著降低。同時，因為電路板上需要的IC器件數量減少，客戶能降低材料清單成本、測試和開發成本。此外，由于芯片在硅中介層上并排放置，SSI技術能夠避免多個芯片堆疊造成的功耗和可靠性問題。中介層在每個芯片間提供10,000多個高速互聯，可支持各種應用所需要的高性能集成。

在提高下一代系統性能和功能的同時降低功耗是設備制造商面臨的共同挑戰。要想實現上述目標，一種途徑就是通過系統集成，減少板上不同IC間的I/O接口數量，從而降低功耗。這是因為I/O接口數量以及I/O的性能與功耗成正比。設計性能越高，系統中IC數量越多，功耗也就越大。此外還要注意，設計中使用的 IC 數量增多，在不同器件間進行設計分區的難度也會加大，這也會延長開發周期，提高測試成本，而采用 Virtex-7 2000T 器件則能避免上述問題。

對于那些之前在系統中采用多個FPGA的通信、醫療、測試測量、航空航天與軍用以及高性能計算等領域的設計人員來說，Virtex-7 2000T將使其無需借助并行或者串行I/O，或者通過片外的PCB連線與相鄰的FPGA互聯，即可充分享受到FPGA芯片內高帶寬、低時延、低功耗互聯機制的優勢。

 

這些應用都需要降低功耗

 

Virtex-7 V2000T FPGA的首批工程樣片現已開始供貨。客戶現在就能著手設計，充分利用7系列FPGA帶來的性價比和低功耗優勢。與用多個FPGA實現的等效設計相比，首款Virtex-7 2000T器件在資源耗用超過70%的情況下，功耗僅有前者的幾分之一。

 

ASIC的絕佳替代解決方案

Virtex-7 2000T FPGA為客戶提供了通常只有大容量ASIC才具備的容量、性能和功耗水平，更增加了可重編程的優勢。由于越來越多的系統和市場對ASIC的開發成本感到難以承受，Virtex-7 2000T FPGA為那些面臨ASIC修改風險和超過5,000萬美元的28nm定制IC NRE成本的設計，提供了一個獨特的、可擴展的替代解決方案。

Virtex-7 2000T FPGA為客戶提供了兩倍于同類競爭產品的容量，同時實現了更高系統集成度，支持更出色的ASIC原型和替代功能。此外，在這一代工藝上，賽靈思比通常單硅片器件方法能夠更早為客戶提供較大器件。

Vitex-7 2000T器件的重要目標市場是ASIC原型和模擬仿真。就ASIC原型和模擬仿真而言，客戶希望盡快獲得較新型FPGA。由于軟件開發在復雜系統開發周期中常常要占用大量的時間，因此要是等ASIC完成后才開始進行軟件開發，會耽誤整個系統的開發進度，有時甚至要耽誤長達2年的時間。有了Virtex-7 2000T原型或模擬仿真平臺，SoC 軟件開發就能大大提前，開發人員也不必再苦等ASIC的完成。

在28nm工藝技術節點，ASIC或ASSP的NRE超過5,000萬美元，而ASIC修改則可能將成本再提升近一半。因此，除非面向較穩定的大批量市場應用，否則ASIC和ASSP的設計只會越來越少被采用。此外，競爭和縮短產品上市時間等這些市場壓力也為定制ASIC的開發帶來了挑戰。在此情況下，用一個Virtex-7 2000T器件來替代ASIC，就能實現所需要的系統性能和功能。

www.xilinx.com/cn