- 更新的PAC - Designer設計軟件進一步優化了FPGA的利用率–

萊迪思半導體公司（NASDAQ: LSCC）今天宣布，其屢獲殊榮的Platform Manager™系列產品完全合格并進入量產階段。與此量產信息發布相配合的是更新的PAC-Designer® 6.0.1設計軟件，它使模擬和電路板設計師將電路板的電源管理和數字板的管理功能集成至Platform Manager器件系列。此外，現在即可獲取另外11個參考設計（包括風扇控制器，邊界掃描端口連接器和GPIO擴展器），這些都為使用Platform Manager產品而進行了專門的測試。
 
“我們為這款器件被工程行業接納而感到興奮，”低密度及混合信號解決方案市場總監Gordon Hands說道，“我們已經看到工程師將Platform Manager產品納入了他們的設計，因為通過集成電源和數字板管理可以幫助降低電路板的管理成本。除了降低成本，設計師還利用Platform Manager的其他功能，如能夠記錄電源和其他電路板的故障。現在Platform Manager已合格并投入量產，我們將能夠滿足越來越多的客戶對這些產品的需求。” 

預計Platform Manager器件將用于各種應用，電路板管理功能的復雜性會受益于它們所提供的集成功能。典型的應用包括無線基礎設施、網絡核心設備、服務器，數據存儲和高端工業儀器儀表。
 
關于Platform Manager系列
 
電子產品雜志2010年命名的“年度產品”包括兩款器件，LPTM10 - 1247和LPTM10 - 12107。LPTM10 – 1247器件可以監控12個電壓幅度，并支持47個數字I/O，而LPTM10 – 12107可以監控多達12個電壓幅度，并支持107個數字I / O。從功能上看，這些器件包括電源管理部分和數字電路板管理部分。電源管理部分包括可編程的閾值、精度為0.7％的精確差分輸入比較塊、48個宏單元CPLD、可編程的硬件定時器、一個10位模擬數字轉換器和一個用于電源的微調和裕度微調塊。數字電路板管理部分包括一個640 LUT的FPGA和可編程邏輯接口I/O。

關于的PAC - Designer設計軟件
 
PAC-Designer 6.0.1設計軟件提供了基于GUI的設計方法，模擬工程師可以使用直觀的對話框來配置模擬部分;LogiBuilder設計方法將電源管理功能集成至片上CPLD；LogiBuilder或HDL（VHDL或Verilog）設計方法將數字板管理功能部分集成至Platform Manager器件的FPGA部分。現在更新的PAC-Designer 6.0.1軟件提供了三種免費的經驗證的IP核來實現閉環裕度功能，還有15個相關的參考設計。使用標準的的數字設計方法，數字設計師還可以使用萊迪思的ispLEVER ® 8.1設計軟件集成其他的電路板管理功能至片上的FPGA部分。

定價和供貨情況
 
新的Platform Manager能夠在商業和工業溫度范圍內工作，而且有環保的無鉛/無鹵素封裝。對128引腳TQFP封裝的LPTM10 – 1247器件，大批量的售價為每片3.75美元。
 
關于萊迪思半導體公司
 
萊迪思半導體公司提供創新的FPGA、、可編程電源管理和時鐘管理解決方案。要了解更詳細的信息，請訪問www.latticesemi.comPLD