全球領先的硅產(chǎn)品知識產(chǎn)權 (SIP) 平臺解決方案和數(shù)字信號處理器 (DSP) 內(nèi)核授權廠商CEVA公司現(xiàn)已推出業(yè)界首個集成式優(yōu)化工具鏈，能夠?qū)�可授權DSP 內(nèi)核實現(xiàn)完全基于C語言的端至端開發(fā)流程。該應用優(yōu)化器 (Application Optimizer) 包括于CEVA-ToolBox™  軟件開發(fā)環(huán)境套件內(nèi)供貨，可讓應用開發(fā)人員完全以C語言級輕易開發(fā)CEVA DSP軟件，無需任何手寫的匯編語言，從而顯著提高 SoC 設計的總體性能并縮短其設計周期。

較其它可授權解決方案具有顯著的性能優(yōu)勢

加入了應用優(yōu)化器后，CEVA DSP內(nèi)核的開發(fā)環(huán)境獲得顯著增強，并可大大簡化軟件開發(fā)流程，提高目標應用程序的絕對性能。以使用標準窄帶自適應多速率壓縮 (AMR-NB) 的C語言語音編碼器為例，CEVA-X1622 DSP內(nèi)核在編譯現(xiàn)成可用的代碼 (較差幀幅及流) 時，僅需19 MHz速率；而其它的可授權解決方案卻需要高45% 以上的速度，才能編譯同樣的現(xiàn)成代碼。

*這些數(shù)字以較差幀幅和流為基礎，使用標準的ITC／3GPP C參考代碼
** AMR-WB 使用8.85Kbps的比特率

大幅縮短軟件開發(fā)時間

隨著現(xiàn)代 SoC 架構設計的復雜性不斷增加，嵌入式軟件開發(fā)的重擔給 IC 供應商帶來了較艱巨的挑戰(zhàn)，針對特定多元化系統(tǒng)架構編寫和優(yōu)化軟件的工作，成為了設計過程的較大瓶頸。利用應用優(yōu)化器工具鏈，結合CEVA-ToolBox™ 開發(fā)環(huán)境中的其它重要組件，能夠把軟件設計流程轉到純C語言，并可降低對設計工程師在專用架構方面的知識水平的要求。

據(jù)市場研究機構Forward Concepts公司總裁兼創(chuàng)始人Will Strauss表示：“由于當今芯片設計的高度集成化，加上這些先進處理器的編程復雜性不斷提高，開發(fā)工具已成為DSP選擇的關鍵考慮因素。針對CEVA DSP內(nèi)核而增加的全面端到端C 語言級軟件優(yōu)化工具鏈，可為設計DSP應用程序的客戶提供重要優(yōu)勢，避免冗長繁瑣且費時的匯編級優(yōu)化工作。”

應用優(yōu)化器的主要組件包括：

·        項目建立優(yōu)化器 (Project build optimizer)：創(chuàng)建經(jīng)優(yōu)化的建立配置，根據(jù)客戶應用與真實的系統(tǒng)條件，仿真和剖析多種應用場景

·        DSP 及通信軟件庫：C可呼叫 (C-callable) 匯編的優(yōu)化功能，大大提升DSP及通信應用的性能，并縮短開發(fā)時間

·        應用剖析器 (Application Profiler)：一個周期精確的C語言級應用程序及存儲器子系統(tǒng)剖析器

·        基于評分的編譯：現(xiàn)成可用的C代碼與經(jīng)優(yōu)化匯編的代碼，二者比值小于1:1.5

應用優(yōu)化器的其它重要組件還有：鏈接后 (post linker) 優(yōu)化器、便于算法 (如MATLAB) 移植的調(diào)試器連接，以及測試環(huán)境自動控制。

要了解有關應用優(yōu)化器和CEVA-ToolBox™ 開發(fā)環(huán)境的更多信息，請訪問網(wǎng)頁www.ceva-dsp.com/Toolbox。