全球電子設計創新領先企業Cadence設計系統公司（NASDAQ: CDNS）今天宣布，瑞昱半導體(Realtek Semiconductor Corp.) 成功運用Cadence® Encounter® RTL Compiler的physical aware RTL合成縮減數字電視SoC面積，并具體實現在高度整合的多媒體SoC – Imagination PowerVR SGX544MP2的40nm設計上。

RTLCompiler獨特physical aware的全面映射技術實現資料路徑較佳化，能夠縮小Imagination設計的關鍵元件。瑞昱半導體駕馭先進合成技術，更妥善地結構和映射邏輯到更小的網表(netlist)，并在量產運用EDI數字設計實現系統(Encounter Digital Implementation System)成功地收斂時序而獲得佳績。

瑞昱半導體發言人陳進興副總表示：“由于切換至RTL Compiler讓我們能夠實現縮減GPU設計的占用面積，而達成更快速的流程。我們不斷努力提高我們產品的價值, 同時在給定的表現范圍內達到任何面積或功耗的縮減, 能夠提供給我們的客戶具競爭價格下更高效率的產品, 就是脫穎而出的重要關鍵�！�

同時，瑞昱半導體在這個復雜的40nm GPU上首次采用Cadence的EDI數字設計實現系統，用于模塊級(block-level)的收斂。通過運用EDI的層次化設計方法(hierarchical flow)實現速度更快的GPU，并提高了SoC設計投片(tapeout)的可預期性。

關于Cadence
Cadence公司成就全球電子設計技術創新，并在創建當今集成電路和電子產品中發揮核心作用。我們的客戶采用Cadence的軟件、硬件、IP、設計服務，設計和驗證用于消費電子、網絡和通訊設備以及計算機系統中的尖端半導體器件。公司總部位于美國加州圣荷塞市，在世界各地均設有銷售辦事處、設計中心和研究機構，以服務于全球電子產業。關于公司、產品及服務的更多信息，敬請瀏覽公司網站www.cadence.com。

© 2014年Cadence設計系統公司版權所有。保留所有權利。Cadence、Incisive、Palladium、C-to-Silicon及Cadence標識是Cadence設計系統公司在美國和其他國家的注冊商標。其他所有商標均為其各自所有人的財產。