Altera產(chǎn)品營(yíng)銷(xiāo)資深總監(jiān)Patrick Dorsey評(píng)論說(shuō)：“Stratix V FPGA被PCIe Gen 3 Integrators名錄收錄表明我們的高性能器件非常成功。高性能Stratix V和PCIe Gen3能夠一起無(wú)縫工作，需要它們的客戶(hù)現(xiàn)在可以充滿(mǎn)信心的設(shè)計(jì)系統(tǒng)。此外，我們新的DMA參考設(shè)計(jì)簡(jiǎn)化并加速了高性能PCIe Gen3x8硬件的開(kāi)發(fā)。”

Altera DMA參考設(shè)計(jì)重點(diǎn)突出了需要PCIe Gen3x8的Stratix V設(shè)計(jì)的功能。通過(guò)展示理論較大峰值帶寬，參考設(shè)計(jì)表明Altera的Gen3解決方案幾乎能夠?qū)崿F(xiàn)Gen3系統(tǒng)的全部帶寬，或者Gen3數(shù)據(jù)速率。而且，通過(guò)展示高達(dá)11 GB/秒的同時(shí)讀/寫(xiě)操作，設(shè)計(jì)顯示了客戶(hù)在實(shí)際實(shí)現(xiàn)時(shí)能夠使用多大帶寬。DMA參考設(shè)計(jì)的特性包括：

·        與實(shí)例設(shè)計(jì)一同工作的Linux驅(qū)動(dòng)

·        峰值吞吐量(250MHz時(shí)，256位142周期)

·        7.1 GB/s：背靠背Tx存儲(chǔ)器寫(xiě)256字節(jié)負(fù)載

·        7.0 GB/s：背靠背Rx讀完成吞吐量

·        同時(shí)讀/寫(xiě)操作：11.4GB/秒

面向PCIe Gen3的Altera Stratix V GX FPGA

Stratix V FPGA具有四個(gè)硬核PCIe Gen3x8知識(shí)產(chǎn)權(quán)(IP)模塊。PCIe Gen3 IP模塊支持x1、x2、x4和x8通路配置，每個(gè)通路傳送速率高達(dá)8-Gbps，與前一版本的Gen2 x8相比，使用Gen3 x8通路，吞吐量提高了兩倍。與相應(yīng)的軟核實(shí)施方案相比，Stratix V FPGA中的PCIe IP硬核模塊節(jié)省了100,000多個(gè)邏輯單元。硬核PCIe Gen3 IP模塊將PCIe協(xié)議堆棧嵌入到FPGA中，包括了收發(fā)器模塊、物理層、數(shù)據(jù)鏈路層和會(huì)話(huà)層。Stratix V FPGA的PCIe Gen3 IP面向PCIe基本規(guī)范Rev 3.0、2.x和1.x。

Altera提供其全系列產(chǎn)品全面的PCI-SIG兼容解決方案，這些產(chǎn)品經(jīng)過(guò)優(yōu)化滿(mǎn)足了關(guān)鍵應(yīng)用需求。這些解決方案包括支持端點(diǎn)、橋接、交換和根端口功能的可配置PCIe IP內(nèi)核和開(kāi)發(fā)板。

供貨信息

Altera Stratix V GX FPGA目前已經(jīng)開(kāi)始成品發(fā)售。Quartus® II軟件13.0版下載中提供DMA參考設(shè)計(jì)。

如果有其他問(wèn)題，或者需要了解訂購(gòu)信息，請(qǐng)聯(lián)系您當(dāng)?shù)氐腁ltera銷(xiāo)售代表或者授權(quán)代理商。

Altera簡(jiǎn)介

Altera®的可編程解決方案幫助電子系統(tǒng)設(shè)計(jì)人員快速高效地實(shí)現(xiàn)創(chuàng)新，突出產(chǎn)品優(yōu)勢(shì)，贏得市場(chǎng)競(jìng)爭(zhēng)。Altera提供FPGA、SoC、CPLD和ASIC以及軟件工具、知識(shí)產(chǎn)權(quán)、嵌入式處理器和客戶(hù)支持，為全世界客戶(hù)提供高價(jià)值可編程解決方案。請(qǐng)通過(guò)Facebook、Twitter、LinkedIn、Google+和RSS關(guān)注Altera，訂閱產(chǎn)品更新電子郵件和新聞快報(bào)。