具備端到端并行處理流程的Encounter數字實現系統

使用Encounter數字實現系統，設計師能夠從它統一和自動化的實現環境中，在高性能、高容量的設計收斂，低功耗、混合信號與先進節點設計，以及signoff分析等各方面獲得超乎尋常的可預測性、可生產性、可調整性，以及靈活性。Encounter數字實現系統的可擴展性和集成性能夠幫助設計師快速掌握技術，以及得到更快、更高質量的量產。

“智原科技作為SoC設計服務的領先廠商，一直致力于設計同時具有高性能和高功效的芯片，”智原科技設計開發部總監Kun-Cheng Wu表示，“Encounter數字實現系統的低功耗技術在提供低功耗實現流程方面超出了我們的預期。符合CPF的Cadence低功耗解決方案提供了一個完整的、從前端到后端解決方案，能夠幫助我們在設計中大幅降低設計功耗。”

 “在使用Cadence的實現環境來開發和實現具有挑戰性的混合信號芯片設計方面，我們已獲得了很大成功，” Forza Silicon首席技術官Daniel Van Blerkom博士表示，“我們的公司目標是超越客戶要求的上市時間目標，Cadence已經幫助我們做到了這一點。綜合使用Encounter® 數字實現系統和Virtuoso®定制IC設計平臺，明顯地提高了我們的設計效率。這使我們能在滿足高要求的時間進度的同時，為客戶提供高質量的混合信號電路和設計。”

Encounter數字實現系統的先進節點技術，包括光刻、CMP、熱學和具有統計學考量的較佳化，使其成為對前沿的45納米和32納米設計獨一無二的有效的解決方案，這些設計通常具有先進的設計規范，如1億或更多的實例、1千個以上的宏、運算速度超1G赫茲、超低功耗預算，以及大量混合信號內容等。該系統提供了全面的、具有制造意識和變異意識的實現和端到端的多核基礎架構，從而能實現快速、可預測的設計收斂。

“基于多項經過生產驗證的核心技術的強大組合，新的Encounter數字實現系統開辟了數字IC設計生產能力的新紀元，”Cadence數字實現團隊總監David Desharnais表示，“它引領著的多核CPU性能、容量、設計閉合的整合、低功耗、混合信號、先進節點設計特性和實時簽收分析，這些對于減少客戶的上市時間和風險非常必要。”

www.cadence.com

相關閱讀:

沒有相關新聞...