1990年，IEEE批準了被稱為邊界掃描的1149.1標準。該標準由聯合行為測試組(JTAG)開發，其開發用于幫助解決由日益增加的較大規模IC和高密度多層印制電路板(PCB)所引發的不可阻擋的測試問題。

    測試PCB的老式“釘床”測試方法已不再能滿足工作，并無法進入到電路中，甚至IC上的管腳，這使得測試變得極其困難。具備邊界掃描，IC和電路板制造商就能夠提供完全自動化測試。

    多年來，該標準已作了定期更新，并且所有硬件和軟件制造商已經出現支持測試的努力。由于近來的變化，該標準成為嵌入式設計平臺的一部分。邊界掃描現在存在于被稱為嵌入式儀器的新的測試和測量方法的核心。

JTAG滿足的測試

    過去，電路板直接進行功能測試，電路板接通電源和激勵信號，來考察其是否能滿足設計(圖1)。測試將在正常的設計頻率和速度下執行。這樣的測試是在釘床型的在線測試儀(ICT)上實現的。缺陷被發現并修復。

    然而，多年的測試經驗已經表明，較大的失敗是結構性。一些統計數字表明，99％以上的所有錯誤并不在于不良IC或設計錯誤，而是在于PCB板和焊料的缺陷，例如開焊點、冷焊點、焊盤翹起、焊點橋接、扭轉部分，以及其他物理問題。這就是為什么要對較復雜的電路板進行測試，在功能性ICT之前要檢測結構性問題。

    例如，在復雜PCB板裝配后，第一步就是目視檢查。工程師可以手動和眼看電路板，來檢查是否所有部件都具備，并且方向正確且焊接正確。這一步還可能包括光學機器視覺檢查和/或X光檢查。二者在檢測初步的缺陷中都是有用的，這包括了不良焊接或無焊接。

    結構性測試是下一步。這里是在進行邊界掃描。其提供了對開路、短路和無焊接，以及其他方法無法確定的不良焊接進行詳細測試的方法。采用邊界掃描，該項測試自動識別問題，從而快速進行修復和校正。

    這之后，進行通常的功能性測試。繼續采用ICT或釘床測試頭，這實現了與電路板銅和焊料的連接，從而提供了測試信號和測量。功能性測試與修復之后，進行整體的系統測試，從而結束這一過程。這種系統測試包括了環境影響評價，以及軟件和配置過程。

JTAG標準概述

    邊界掃描后的基本思想是，因為在IC中或某些PCB板上的大部分點是無法進入的，設計師可以建立測試/接入電路，這將使得工程師可以讀取特定節點的狀態或者用外部信號來激勵一個節點。

    目前，許多(大部分)大規模IC、球柵陣列(BGA)、系統級芯片(SoC)、ASIC、FPGA，以及多芯片模塊都具有內置的邊界掃描電路。多層的高密度PCB也提出了測試問題。這個概念是建立了大量測試接入點，以便完整的電路或其中一部分可以進行外部測試。

    圖2表示了基本的邊界掃描結構。要測試的IC邏輯塊被連接到多個邊界掃描單元。當生產該芯片時，這些單元是與IC電路是一起建立的。每個單元可以監測或激勵電路中的一個點。采用觸發器和多路復用器，該單元可以用于任何并入/并出或串入/串出操作(圖3)。

    然后這些單元串行鏈接形成長的移位寄存器，該寄存器串行輸入、指定測試數據輸入(TDI)，并且測試數據輸出(TDO)串行輸出端口成為JTAG接口基本的I/O。移位寄存器由外部測試時鐘(TCK)來提供時鐘。為了給電路提供激勵，測試位移入到寄存器中。即所謂的測試向量。

    為了監測進行測試的電路，對電路的狀態進行采樣，并存儲在移位寄存器中。然后，其串行移出，其中軟件用來將測試模式與所預期的模式進行比較。當在PCB板上使用多個具備JTAG功能的芯片時，每個芯片的串行數據I/O與所有其他部分是串行鏈，并且較終的結果出現在單一的JTAG接口上。

    TCK速率與任何系統時鐘無關。TCK是獨立的時鐘，通常在10到100MHz范圍內；10、25和40MHz速率是很常見的。

    除了串入、串出和時鐘信號，還提供了測試模式選擇(TMS)輸入，以及可選的測試復位引腳(TRST)。TMS、TCK、TRST信號用于16-狀態的有限狀態機，即測試訪問端口(TAP)控制器。隨著外部二進制指令，其控制了所有可能的邊界掃描功能。

    在圖2中的指令寄存器解碼了四個強制指令(Extest、Bypass、Sample和Preload，參見下表)中的一個。可選指令為Intest、Idcode、Usercode、Runbist、Clamp和HighZ。

    當執行Idcode時，對永久儲存在32位識別寄存器中的設備識別碼進行掃描輸出。當運行Bypass指令時，TDI通過1位旁路寄存器連接到TDO。不再需要部分測試時，這就縮短了串行邊界寄存器。在某些提供內建自測試(BIST)電路的芯片中，也有結果數據寄存器。該寄存器的輸出可以使用Runbist指令來移出。

    JTAG接口I/O線通常連接到接口卡或盒，再連接到PC上。接口盒包括了存儲器，該存儲器加載了測試向量位。其還存儲了中間結果，并與PC進行通信，PC測試軟件駐留在存儲器中。商業軟件提供了按照測試需要將數據移入和移出器件或PCB板的方法。

    部分JTAG標準定義了邊界掃描描述語言(BSDL)，它定義了所有的邊界掃描特性，功能以及在每顆IC內構建的邏輯。芯片供應商為每顆IC提供了供其使用的BSDL文件。

    測試軟件需要兩件事來進行PCB板測試：用于PCB板上每顆芯片的BSDL文件，以及定義了PCB板上連接的電路板網表。有了這一數據，測試軟件生成程序功能就創建了基本的測試程序和序列。然后，它就可以執行測試。此后，該軟件會提供一份結果報告。

    如前所述，多年來，原始的JTAG標準已經進行了更新和補充。以下是目前IEEE標準名稱的摘要：

    IEEE 1149.1：已經多次作了修訂和更新的原始標準。
    IEEE 1149.4：混合信號器件的模擬邊界掃描；針對模擬輸入和模擬輸出測試增加了兩個額外的引腳；沒有被廣泛使用。
    IEEE 1149.6：AC邊界掃描；用于測試高速I/O的電容耦合版本，例如低壓差分信號(LVDS)。
    IEEE 1149.7：已經減少了引腳數量的版本(五到兩個進行復用)，并增強了功能測試。
    IEEE 1532：在線系統配置；采用邊界掃描來對閃存、嵌入式控制器的存儲器、復雜可編程邏輯器件(CPLD)和FPGA來進行編程。
    IEEE P1581：靜態器件互連測試，用于存儲器器件。
    IEEE P1687：嵌入式儀器的訪問和控制，其處理更高速度、更高密度的芯片、電路板和系統的測試；稱為IJTAG(內部JTAG)的標準尚在計劃之中；了解更多詳情，請訪問http://grouper.ieee.org/groups/xxxx，其中xxxx為1149、1532、1581或1687。

    市場上硬件和軟件產品關鍵是具備成功的邊界掃描應用。JTAG科技公司的JT 37x7/APC插入到安捷倫3070中，這是一種在自動測試設備(ATE)電路板測試中廣泛使用的ICT產品(圖4)。

    據該公司稱，將結構性和功能性測試相結合，以及一款產品中的系統內編程在測試速度和精度上產生了經濟和收益。機架式的版本為集成到現有測試系統中提供了方便。

    邊界掃描應用成功的較終“秘訣”是軟件。在ASSET InterTech公司的ScanWorks套件中基于PC的工具可以配置為設計驗證，并在生產過程中首次出現在開發環境、測試建立、應用和診斷中，在處理器和FPGA/CPLD的Flash和邏輯編程中，以及在現場測試和修復期間的故障排除和診斷中。該公司還具有一系列完整的硬件配件來配合ScanWorks。JTAG科技公司也有類似的軟件，即JTAG ProVision和JTAG Visualizer。

邊界掃描的應用

    原來的邊界掃描系統是建立用來方便進行高密度PCB板產品測試的。它已被迅速合并到許多IC中。在每顆芯片中具備邊界掃描功能，PCB板可以在IC之間進行短路、開路以及互連的充分測試。盡管這仍然是邊界掃描的主要應用，但其他應用也已經出現。邊界掃描目前廣泛應用在產品設計、樣機調試和現場服務中。

    在產品開發中，邊界掃描是測試和調試電路板原型的好方法。對于體積小、多層、高密度、BGA封裝和窄間距IC的復雜PCB板，其可以在沒有特別的在線測試裝置下進行測試。這是因為目前使用的大部分主要IC都結合了JTAG端口。這對幾乎每個嵌入式控制器和處理器，以及大部分CPLD和FPGA尤其如此。

    對于特定CPU上軟件的調試，JTAG接口可以用來從CPU下載代碼，預加載，運行程序，然后查看寄存器和存儲器的內容，從而確定正確的操作。JTAG還廣泛用于仿真。采用適當的軟件，可以建立測試程序來測試和調試產品。

    目前JTAG的關鍵作用就是對IC進行編程。嵌入式控制器可以具有其內部的編程閃存。任何可編程芯片都可以按照其JTAG接口的需要進行初步編程和更新。FPGA和CPLD同樣可以進行編程，并在后來按照要求進行更新。當對PCB進行裝配時，這允許安裝未編程的芯片，在裝配之前對芯片進行編程可以節省額外的時間和成本。可以在較后的功能測試之前進行編程。

    邊界掃描也已實現了現場服務、執行