Allen Yin  

Communication Infrastructure 

摘 要 

在C6000 DSP 的開發過程中，優化是必不可少的一個環節，根據對象不同可以分為系統，算法，代碼以及內存優化。通常，開發者熟悉自己的代碼，會從前三個方面修改以獲得整體性能的提升，但是對于內存尤其是緩存（Cache）的優化，因為其涉及到芯片本身的架構，Cache 的維護由 DSP 自動完成，用戶通常不能干預，所以似乎無從著手；考慮到這些實際的問題，從 TI 的 7.0 系列編譯器開始支持使用緩存優化工具（Cache Layout Tools）對 C6000 代碼進行優化，通過這一系列的工具，可以很輕松的完成 L1P Cache 性能的提升，本文詳細介紹了該工具的使用方法。 

1.  引言 

目前，使用TI DSP 的用戶越來越多，在C6000 系列DSP 中，包含了C64x, C64x+, C66x 等。在C6000 DSP 的開發過程中，為了充分利用DSP 的計算資源，需要對用戶程序進行優化的工作，根據對象不同可以分為系統，算法，代碼以及內存優化。通常，開發者熟悉自己的系統和代碼，可以比較方便的從前三個方面修改以獲得整體性能的提升，但是對于內存尤其是緩存（Cache）的優化，因為其涉及到芯片本身的架構，Cache 的維護由DSP 自動完成，用戶通常不能干預，所以似乎無從著手；考慮到這些實際的問題，從TI 的7.0 系列編譯器開始支持使用緩存優化工具（Cache Layout Tools）對C6000 代碼進行優化，通過這一系列的工具，可以很輕松的完成L1P Cache 性能的提升，本文詳細介紹了該工具的使用方法。

Figure 1.  C6000 存儲器結構