作者：Mark Throndson，MIPS 科技產品市場總監

五年前，移動電話體驗便因為能訪問互聯網而開始有了改變。但是如果你手機用的SoC主頻只有 500 MHz，那么你可能需要更多的運氣才能讓它運行順暢。

但今天，一個新款智能手機的處理能力可能是五年前的 10 倍或更高。消費電子領域中聯網內容的革命驅動了如此大幅度的性能提升——任何設備都能隨時隨地訪問內容——這個愿景已不僅擴大到移動電話，還包括電視和機頂盒，并且成為推動平板電腦興起的重要因素。

要在消費電子設備上通過網絡瀏覽器提供令人驚艷的用戶體驗，取決于許多因素，包括訪問內容、設備尺寸/用戶界面和性能等。讓我們更進一步探討性能特性，以它作為下一代連網消費電子應用處理器需求的考量之一。

如果僅希望通過改變一個設計參數，就達到數量級的性能提升是非常困難的，過去五年來，這樣的做法已經面臨瓶頸。從整體來看，性能增益主要來自主頻的提升，從1 GHz 到甚至 1.5 GHz，然后再將單核擴展到多核來增加更多的平行處理能力。這兩個因素大約能提升4到6倍的性能。

但不幸的是，對業界來說，主頻翻番和增加平行處理能力，在未來五年中能發揮的作用將越來越小。摩爾定律描述的比例——通過持續躍遷到更小的制程來達到更高頻率與更低功率——已逐漸面臨面臨極限。過去五年來，設計方面的進步對提升頻率的貢獻，同工藝進步起到的作用差不多相同。移動電話的設計目標已與過去不同；五年前，優先任務是要降低功耗，接下來才是在設定的功耗預算中提升性能。但現在，標準已經改變，設計的優先要素是超越較低性能等級，然后才是盡可能將功耗降到較低。

擴展到多核的應用處理器技術，雖然是大幅提升性能的較佳方式，但還是有諸多實際限制。在硬件中提供更多內核，只有在軟件能夠充分發揮硬件功能時才會有效。這一直以來都是業界爭論的話題，這一點容我留到下次再來闡述。不僅軟件需要改進才能滿足如今智能設備多核處理器需求，新興的四核設計還有更多的問題有待解決。

過去五年來，性能目標都是朝著“極致”的方向發展，對小型、電池供電設備來說也是如此。因此，現在的問題是，還有什么辦法可以為連網消費應用提供更多處理器性能？這里有兩個重要關鍵點：采用專用處理器/加速器，以及設計更先進的CPU 微架構。增加浮點運算單元 (FPU)、協處理器和專用圖形處理單元 (GPU) 等功能模塊，已成為常見的做法。多年來，半導體 IP 供應商已經能提供這些 IP 模塊，但是在智能手機、電視和機頂盒中不斷涌現更多的聯網內容、復雜圖形用戶界面、應用程序和游戲，這些模塊將繼續不斷提升功能和性能，包括與 CPU 的更緊密整合，以及軟件上的互補，如此才能更好地分配任務，將所有SoC中的處理單元利用到極致。

這就涉及到應用處理器設計本身。從MIPS看來，我們一直以來都能為客戶提供可綜合的軟核 IP，讓 SoC 設計人員能自由配置內核的多項特性，以滿足應用程序的需求。相同的處理器內核會用在不同的SoC中，并面向網絡、數字電視和智能手機等不同應用，每個芯片的配置可能會非常不同，需要根據使用情況調配。根據 MIPS 在 Java、JavaScript、網頁瀏覽和在Linux和Android上運行的相關經驗，我們對消費設備所需的 CPU 配置建議已經有了明顯改變。

五年前，常見的數字電視或移動電話 CPU 會包括 16KB L1 指令與數據cache、不需要L2 cache、32個 TLB入口、無需FPU，操作系統 (OS) 可配置為 4KB頁面大小。過去幾年，我們建議SoC設計人員將L1 cache容量加倍，增加一個容量為總L1 cache 4-8倍的L2 cache，并將每個內核MMU中的TLB 入口數加大、采用我們的FPU協處理器，并將OS頁面大小配置為16KB。這樣能為相關軟件負載提供雙倍或甚至更多的性能。

但是，在既有處理器內核上調整配置選項只能帶來暫時的效益，我們還需采取更多方法才能為下一代產品提升CPU的架構性能。如果制造工藝無法在未來帶來更高的主頻，而且消費電子的軟件并行化過程不能達到理想程度，那么每個處理器的設計都必須能有效執行更多工作才行。更高性能的CPU設計已開始朝更寬的指令執行、更深流水線、亂序執行、提升線程平行處理能力等方向發展。但在采用這些設計方法時，仍須確保能滿足消費電子產品對功耗和成本限制的敏感要求。為了要讓先進CPU達到這些目標，必須具備很好的分支預測能力、更多的TLB和其他增強性能，才能確保執行流水線能充分發揮作用。

這是聯網消費電子產品應用處理器的未來發展，這也是為什么你會看到市場上出現專為推動下一代消費電子SoC設計的新款內核IP產品——MIPS的proAptiv 多處理內核系列——它能為單核性能帶來顯著的提升，并同時兼顧高效率及完美平衡的微架構優勢，將能充分滿足新一代消費電子產品的處理器需求。