虛擬儀器以其性價比高、開放性強等優勢迅速占領了市場，并成為測控儀器新的經濟增長點。步入信息化時代較顯著的標志就是信息網絡在各行業中的滲透和普及，其中以太網較為典型。以太網總線有可能代替現行的其他總線方式而成為虛擬儀器數據采集系統的首選接口。

　　1 以太網接口的總體設計

　　1.1 以太網接口設計方案選擇

　　以太網接口的設計通常有三種方案：其一是采用FPGA實現物理層、網絡層、接入層和傳輸層等各層的描述，該方案要自行實現復雜的TCP /IP協議，難度較大；二是基于物理層網絡控制器和微處理器來實現網絡傳輸，該方案的優點是靈活性強，可以針對不同的系統采用不同的協議，可實現協議的精簡：三是采用專用的協議處理芯片實現以太網數據傳輸，該方案的硬件電路相對簡單，開發周期短，并有越來越多的芯片可供選擇，且集成了多種協議，使用十分方便。

　　本設計采用第三種接口方案，即采用專用的TCP/IP協議集成芯片，并由FPGA實現對協議處理芯片的控制，從而實現以太網數據傳輸。協議處理芯片選用內部固化了TCP/IP協議的W3150A+并配合物理層芯片RTL8201，該方法硬件電路相對簡單，并可利用邏輯硬件實現，從而使系統設計更加簡單、緊湊。

　　1.2 以太網控制芯片W3150A+簡介

　　W3150A+是WIZnet公司專門為以太網互聯和嵌入式系統推出的TCP/IP協議棧芯片。W3150A+能夠實現TCP、UDP、IP Ver.4、DHCP、ARP和ICMP等協議，同時，網絡接口層(包括MAC子層和DLC子層)也可在該芯片中實現。同時還能提供四路網絡連接，其內部有16KB的雙口RAM可作為數據緩沖區，并可支持全雙工模式，同時帶有標準的MD接口，可方便連接物理層接口芯片。此外，WIZnet公司還提供了Socket API程序包，可以加速應用程序的開發。

　　圖1所示是W3150A+芯片的結構框圖。由圖1可見，W3150A+主要由4部分組成。其中第一部分是MCU接口。W3150A+提供有直接總線接口、間接總線接口和SPI總線接口。既適合與類似8051單片機的總線連接，也非常適合與只有IO口而沒有總線接口的控制器連接；第二部分是TCP /IP協議棧。W3150A+已經完全固化了從MAC層、網絡層到傳輸層所需要的協議，因此，用戶無需了解這些協議的具體實現方法和實現代碼；第三部分是接收和發送緩沖區，通過以太網進行通信的數據就是通過這些緩沖區來交換的；第四部分是以太網物理層接口(MII接口)。W3150A +可以與物理層芯片RTL8201無縫連接，從而實現10/100BaseT以太網物理接口。

　　W3150A+內部的寄存器分為兩個存儲器和兩類寄存器。兩個存儲器分別用于數據傳輸的輸入和輸出，兩類寄存器分別是通用寄存器和端口寄存器，每類寄存器都含有大量的狀態字控制寄存器。下面簡要介紹比較重要的狀態字控制寄存器。

　　Sn_MR：端口n模式寄存器，該寄存器用于設置端口的選項或協議類型；

　　Sn_CR：端口n命令寄存器，該寄存器用來設置端口的初始化、關閉、建立連接、斷開連接、數據傳輸以及命令接受等；

　　Sn_IR：端口n中斷寄存器，該寄存器用于顯示建立和中止連接、接收數據、發送完成以及時間溢出等信息；

　　Sn_PORT：端口n的端口號寄存器，該寄存器可在TCP或UDP模式下設定對應的端口號；

　　S_TX_FSR：端口n發送存儲器剩余空間寄存器，該寄存器用于指示用戶可以使用的發送數據空間的大小，在發送數據前，用戶必須先檢查剩余空間的大小，然后控制發送數據的字節數；

　　Sn_TX_RR：端口n發送存儲器讀指針寄存器，該寄存器用于指示端口在發送過程完成后發送存儲器的當前位置。當端口n的命令寄存器收到SEND命令后，可隨即從當前Sn_TX_RR到Sn_TX_WR的數據中發送出去，發送完成后，Sn_TX_RR的值自動改變；

　　Sn_TX_WR：端口n傳輸寫指針寄存器，該寄存器可指示向TX存儲器寫入數據時的地址；

　　Sn_RX_RSR：端口n接收數據字節數寄存器，該寄存器只是端口接收數據緩沖區接收數據的字節數，通�？捎蒘n_TX_RR到Sn_TX_WR的值計算得出，向端口n命令寄存器寫入RECV命令后，寄存器的值將自動改變，并可以接收遠程對端的數據；

　　Sn_RX_RD：端口n接收緩沖區讀指針寄存器，該寄存器只是端口接收過程完成后的讀地址信息。

　　W3150A+內部有4個獨立的端口(Socket)，它們的狀態、控制分別映射在第二到第五寄存器區。主要用于實現端口工作模式的控制(TCP服務器、TCP客戶端、UDP或PPPOE等)、設置該端口的端口號，設置該端口目的主機IP地址和端口號，以及端口接收和發送數據控制等。

　　2 以太網接口的硬件設計

　　本接口的硬件設計主要包括FPGA與W3150A+的接口設計，物理層芯片RTL8201與W3150A+的接口設計以及時鐘模塊和電源模塊的設計。其硬件設計框圖如圖2所示。

　　2.1 W3150A+與FPGA的接口設計

　　隨著半導體技術的飛速發展，FPGA(Field Programmable Gate Array)的計算能力、容量以及可靠性有了很大的提高。它正以高度靈活的用戶現場編程功能、反復可改寫功能、高可靠性等優點，成為數字電路、數字信號處理等領域的新寵。

　　考慮到成本、實用性以及功耗，本設計選用的FPGA芯片是Altera公司MAXII系列的EPM570GT100C4。MAXII系列器件是一種非易失性CPLD，采用0.18μm的制造工藝，并包含有240到2210個邏輯單元和8Kbits非易失性存儲器，它相對于其他的CPLD可以提供快速、穩定、數量更多的I/O管腳。

　　W3150A+與微處理器芯片的接口方式有三種：直接總線接口模式、間接總線接口模式和SPI模式。其中直接總線接口模式適用于大數據量傳輸的情況；SPI模式的接口連線較少，適用于數據量不大，傳輸速率相對較低的情況；間接總線接口模式下的數據傳輸性能則介于它們兩者之間。本系統采用直接總線接口模式，以便較大限度地提高數據的傳輸速率。其具體的接口電路如圖3所示。

　　2.2 物理層芯片與W3150A+的接口設計

　　RTL8201BL是一個單端口的物理層收發器，它只有一個MII/SNI(媒體獨立接口/串行網絡接口)接口�？捎糜趯崿F全部的10/100M以太網物理層功能，包括物理層編碼子層(PCS)、物理層介質連接設備(PMA)、雙絞線物理媒介相關子層(TP～PMD)、10Base-Tx編解碼和雙絞線媒介訪問單元(TPMAU)。PECL接口可支持連接一個外部的100Base-FX光纖收發器。這款芯片使用先進的CMOS工藝制作，可以滿足低壓低功耗的需求。

　　RTL8201BL與W3150A+可通過標準MII接口相連，其中引腳RX_CLK、RXDV、RXD[0：3]以及COL用于數據的接收，而TX_CLK、TXE、TXD[0：3]用于數據的發送。其具體的電路圖如圖4所示。

　　3 數據傳輸的實現過程

　　通過控制器對寄存器進行讀寫訪問操作，W3150A+就可以進行網絡連接。下面介紹具體的操作過程。

　　首先應進行初始化。初始化設置包括基本設置、網絡信息設置，端口存儲器信息設置等，設置完后就可進行數據傳輸。數據傳輸可以采用TCP、UDP、IP_RAW和MAC_RAW模式進行，并可在端口n模式寄存器(Sn_MR)的協議類型中選擇通信模式。其中，基本設置包括模式寄存器(MR)、中斷屏蔽寄存器(SIMR)、重發時間寄存器(RTR)、重發計數寄存器(RGR)等；設置網絡信息包括設定網關(GAR)、設定源硬件地址(SHAR)、設定子網掩碼(SUBR)、設定源IP地址(SIPR)等；而設置端口存儲器信息則主要是設定發送緩沖區和接收緩沖區的大小分配，具體可通過設置RMSR、TMSR寄存器實現。

　　本系統在FPGA芯片EPM570GT100C4的基礎上可利用軟件Quartus II來開發邏輯控制功能，從而實現對W3150A+的控制。其主要端口如下：

　　nrst：復位輸入鍵，低電平有效；

　　clk：時鐘輸入；

　　nwrst：復位輸出，可復位W3150A+和RTL8201；

　　nwr：對W3150A+寫使能信號，低電平有效；

　　nrd：對W3150A+讀使能信號，低電平有效；

　　ncs：W3150A+片選信號，低電平有效；

　　address：15位地址信號；

　　data：8位數據信號；

　　本接口通信設計采用的是UDP通信方式，其通信流程圖如圖5所示。

　　端口初始化主要是對端口進行初始化，包括設置UDP模式、設置端口號，設置OPEN命令；通過Sn_RX_RSR寄存器的值可檢測是否收到數據，若非零，即進入數據接收處理；接收處理時，首先讀取Sn_RX_RSR寄存器的值，即接收數據字節數，然后計算偏址和實際物理地址，再根據物理地址讀取數據。在讀取數據過程中，如果物理地址到達該端口設定的高限地址，則先讀高限地址的數據，然后將物理地址改為基地址，然后再從基地址繼續讀取剩余的數據。讀完所有的數據后，可將Sn_RX_RR的值加上讀取的數據長度，然后寫入sn_RX_