晶片級氣密性封裝能夠降低III-V族MMIC保護(hù)層的成本和重量，并能夠?qū)⒉煌�類型的芯片集成在一個的單獨(dú)的緊湊型模塊上。

 作者：Patty Chang-Chien, Xianglin Zeng, Yun Chung和Jeff Yang       Northrop Grumman空間技術(shù)公司 

 惡劣的環(huán)境是用于空間和軍事應(yīng)用的射頻電子器件所面對的問題。濕氣、機(jī)械振動和極端的氣溫都能讓器件性能退化。所以芯片需要進(jìn)行非常嚴(yán)密的封裝來提高器件的壽命和可靠性。

傳統(tǒng)上使用的氣密性封裝工藝是從半導(dǎo)體芯片制造開始的，一道鈍化工序即可提供較少的保護(hù)，然后這些MMIC“裸片”被封裝到一個球形柵狀陳列（BGA）中（一種利用焊錫球以貼片形式的焊接方法)，再在集成微波組件（IMA）中進(jìn)行亞模塊級的密閉封裝。在幾個MMIC貼裝到平板上之后對每一個單元都要進(jìn)行密封，使用線壓焊法對平板實現(xiàn)電連通，或者使用BGA。較后，對器件實施一系列的封裝前和封裝后測試來評估它的電學(xué)、機(jī)械和密封氣密屬性。

不幸的是這種方法有一個主要的缺陷，就是如果任何一個器件沒有達(dá)到標(biāo)準(zhǔn)的要求或者任何一次IMA測試失敗，這個IMA就會被迫打開，所有受到關(guān)聯(lián)的部件都被替代。因此，這種氣密性封裝工藝成本高昂、勞動強(qiáng)度大并且花費(fèi)時間長。

我們可以通過晶片級的氣密性封裝來替代IMA階段的封裝，可以實現(xiàn)真正的成本節(jié)約。利用成批生產(chǎn)工藝，在敏感性強(qiáng)、高性能的微電子器件的芯片成型后即刻對其進(jìn)行晶片級的密封。這樣可以減少組裝步驟和測試，較為便宜；并且它還增加了對于便宜的、輕的、易于使用的非密封IMA材料的兼容性。失效的芯片也更容易處理，因為損壞的部件可以替換，同時還省略了在傳統(tǒng)封裝法中使用的幾個步驟，比如IMA模塊的再封裝和測試。接縫密封的去除也簡化了系統(tǒng)的診斷過程，相應(yīng)地降低了模塊級的測試時間和成本。

在傳統(tǒng)模塊中為了滿足IMA的密封要求，像大體積、沉重的包裝和金屬填充物，它們在晶片級封裝（WLP）中也能被去除。這對于空間應(yīng)用來說是一個主要的優(yōu)勢，因為它降低了系統(tǒng)的重量并節(jié)約了發(fā)射成本，一個采用晶片級氣密封裝的收發(fā)器IC，其重量僅是使用BGA法封裝的同類產(chǎn)品的百分之一。 WLP技術(shù)目前已經(jīng)使用在硅基系統(tǒng)中，比如汽車安全氣囊的加速器。在位于加州Redondo海灘的Northrop Grumman空間技術(shù)公司，我們將這種技術(shù)擴(kuò)展到射頻MMIC器件上，這是采用III-V材料制備的高性能高頻率器件。WLP工藝具有新的晶片級壓焊技術(shù)。

我們將工藝研究集中在四個主要方面：工藝和器件兼容性、氣密性、封裝可靠性和成本。

熱會影響MMIC和模塊的性能，這點(diǎn)必須在封裝階段予以規(guī)避。高溫下晶片的壓焊將導(dǎo)致在不同類材料之間出現(xiàn)熱應(yīng)力，而且如果MBE法制備的基于III-V材料的電路過熱的話，外延層中的熱擴(kuò)散將危害到器件的可靠性。為了避免這些問題，我們開發(fā)了一種結(jié)合了低溫焊點(diǎn)焊接和熱動力學(xué)穩(wěn)定的金屬合金焊接工藝，此時形貌不平整不是一個問題，而在180℃相對低溫下有可能實現(xiàn)電互連和壓焊。這種技術(shù)也是通用的，它能夠使用在標(biāo)準(zhǔn)的集成工藝中如焊球凸點(diǎn)和多晶片堆垛壓焊等，這使得它適用于MMIC的多晶片異質(zhì)集成封裝。

高質(zhì)量密封對于MMIC封裝來說很重要，因為它們將器件裝入了一個與濕氣和有機(jī)物相隔離的環(huán)境中。這對于需要放入液體中或者是暴露在高濕度環(huán)境下的封裝來說特別重要，由于濕度滲入性強(qiáng)，器件的有源區(qū)會凝聚液體而經(jīng)常失效。排氣會損害密閉體中的空洞，使一些聚合體材料喪失作用。空洞中的氧也影響了MMIC性能。但也可使用某種惰性氣體如氮?dú)鈦硖畛溥@些空洞，避免出現(xiàn)上述問題。 封裝的可靠性對于長久保持器件性能很重要，所以密封必須在產(chǎn)品的壽命周期內(nèi)在化學(xué)和物理上都是穩(wěn)定的。晶片壓焊工藝會因為封裝和器件材料屬性不一致導(dǎo)致裂紋的產(chǎn)生乃至變形，MMIC的性能變得不穩(wěn)定，而且還帶了噪音。為了解決這個問題，我們必須采用合理的封裝設(shè)計，并能兼容低溫工藝……

全文請參閱：“晶片級工藝簡化了氣密性封裝”