作者：John Dixon，低功耗處理器產品線經理；Zack Albus，MSP430 應用經理；Adrian Valenzuela，MSP430 應用工程師；JB Fowler，視頻系統應用工程師

摘要

向著更低功耗、更高性能的電池供電型系統發展的趨勢毋庸置疑。對于電池電源而言，消費者希望便攜式電子產品能夠以“更低電量執行更多功能”，同時，眾多工業產品也開始轉而采用電池供電。
數字信號處理器 (DSP) 常用于要求高性能的應用領域，從而導致時鐘運行速度不斷提升。任何需要高速運行并集成成百上千萬晶體管的處理器都需要盡可能地降低功耗。
過去 10 年來，架構創新與低功耗策略推動 DSP 處理能力不斷加強，MIPS 性能不斷提升，同時，其他性能參數也在迅速得到改進。在此情況下，由于具備這些更高性能的 DSP，諸如手機與超便攜式音樂播放器等基于 DSP 的系統的電池使用壽命總體上有了顯著而穩定的提升。

頭戴式耳機與其他便攜式消費類音頻設備是要求較佳電源效率的重要范例。此外，工業與醫療產品也在不斷向支持高級功能的高集成度便攜式設備方向發展。這些設備的電源要求在很大程度上與超便攜式消費類電子產品相似。

在 DSP 技術取得快速發展的同時，微控制器 (MCU) 系統也同時面臨著不斷降低功耗的壓力。相對于 DSP 而言，MCU 在降低功耗方面擁有自己獨特的優勢，比如，其晶體管數量較少，時鐘速度較低，而且通常工作電壓也較低。

不同于用微安計算的DSP，電源優化的現代 MCU 的待機電流可以納安計。盡管 DSP的性能大大超過 MCU，而且在電源方面也得到了顯著優化，但芯片設計人員在省電方面可做的畢竟有限。

常規性認識

在延長電池使用壽命方面，系統設計工程師的常識是“一顆芯片肯定比兩顆芯片好”。他們的想法簡單而直接，認為芯片間的通信肯定比片上通信的功耗大，兩顆芯片的晶體管數量明顯大于集成了對等功能性的單顆芯片。不過，常識未必總是正確的。

隨著 DSP 開始集成如加速器、專用通信模塊與網絡外設等片上功能，其功能對于系統設計人員來說也正變得越發強大和實用。但是，如果芯片僅僅為了執行簡單的常規處理或監管程序就保持開啟的話，那么就會產生大量無謂的功耗。

決定電池使用壽命的是系統的平均流耗，而非既定時間的瞬時流耗。因此，要延長電池使用壽命，就必須降低平均流耗。對于器件處于運行狀態時，典型的高端處理器支持時鐘縮放及其他節約功耗的特性，但如果處于非工作狀態，器件就很難擁有出色的節電性能了。眾多高性能處理器在停止模式下的耗電量達到 50 微安 ～ 100 微安以上。盡管乍看起來這種電流消耗還是可以接受的，但要知道，這是處理器停機時的持續耗電，而且不通過外部重啟的話就不能執行任何任務。

對這種處理器及其他較高端處理器來說，保持低功耗狀態，同時又能激勵 (stimuli) 或執行系統或進行監管任務，這時功耗為數十毫安。這就是說，如果系統依賴高端處理器來執行監管任務的話，電池的使用壽命不過幾天而已。

但是，如果通過其他器件來實施系統和監管功能，而且這種器件還可管理主處理器的電源，那么系統的平均電流消耗就可顯著降低。

就某些應用而言，用 MCU 取代 DSP 執行系統監管任務是一種非常明智的設計決策。明確雙處理器系統架構是否是正確的選擇取決于眾多因素。應用本身是較重要的因素，因為大多數設計方案還要考慮到空間與成本的局限性。

舉例來說，供電監控、復位監管以及電源排序等都是系統需要的較基本的監管功能。當前眾多 SoC 都具備多條電源軌，上電時必須進行適當排序才能正常運行。固定功能器件可執行所有上述功能，但卻不能滿足系統的其他要求，也不能在不需要時關閉主處理器。以小型的低功耗微控制器取代固定功能器件可增加管理主處理器電源的功能，同時還能實施排序、監控以及監管 (monitoring and supervision) 等功能。

低引腳數的低功耗微控制器正好適用于這種功能。舉例來說，德州儀器 (TI) 推出的MSP430F20x1 與 MSP430F20x2 這兩款器件均屬 14 引腳的微控制器，并分別帶有一個比較器和 10 位模數轉換器 (ADC)。它們的待機流耗不足 1 微安，而且運行時的功耗也不過幾百微安。

下頁上的圖 1 顯示了一個小型微控制器控制主處理器的電源排序、實施電源管理的實例。微控制器上的軟件例程可根據正確順序啟動主處理器調節器，并通過內部 ADC 來確認電源軌達到適當電壓的時間。不需要主處理器時，可通過調節器的關斷特性來關閉主處理器，從而節約主處理器70 微安到幾毫安的電耗。

圖 1.小型微控制器管理主處理器的電源排序，并實施電源管理

更好地了解 DSP 與 MCU 各自對優化電源的作用是制定何時將二者在設計方案中結合使用的關鍵因素。設計人員通過將兩個超低功耗處理器用于完成主處理器周期與監控功能，讓它們分別實現較大化的電源效率，同時又能獲得獨特的性能、集成與成本優勢，這樣就能使雙低功耗處理器系統的電池使用壽命超過單個處理器系統。

DSP 的電源

DSP 芯片設計人員采用了眾多低功耗技術方案，如降低工作電壓、將芯片分為多個時鐘域等大多數方案都是在后臺執行的。系統設計人員不必過多控制這些特性就能獲得相關優勢。

不過，在 DSP 選擇過程中，系統設計人員要對應用的執行方式發揮充分的作用。在選擇較佳 DSP 時，應考慮以下四個重要特性：

• 采用大容量片上存儲器：在應用一般功耗基礎上，每次執行片外存儲器調用時都要消耗額外的電源。如果使用外部 RAM，就必須為其持續供電，這是一個連續的耗電過程。
• 選擇能高度控制外設的 DSP，因為這直接有利于進一步降低功耗。數種 DSP 能在外設處于非工作狀態時自動將片上外設關斷，或者也能允許系統設計人員手動管理外設狀態。不過這種特性在粒度性上有一定局限性；
• 選擇可提供多種待機狀態的 DSP。選項越多，從長遠來看節電性能就越好；
• 選擇可提供開發軟件的 DSP，以專用于優化電源利用并較小化功耗。所選工具應能輕松縮放芯片的電壓與頻率、管理電源狀態、測量并分析功耗，從而評估各種可選的設計方案。

DSP 固然可以顯著延長電池使用壽命，但其它方面的功耗因素是芯片與設計人員所不能控制的，這主要是由于 DSP 的制造工藝來決定的，而這方面的關注重點又必需是性能問題。

從本質上說，高性能 IC 工藝晶體管的漏電流更高。芯片設計人員與工藝工程師可通過某些方法控制整體功耗，比如在功耗方面的要求高于性能時，可采用低漏電流的晶體管。這種措施可以發揮作用，但不能從根本上解決問題。

晶體管漏電流非常重要，因為系統的平均電流消耗（不是某個既定時間的瞬態功率）決定了電池使用壽命，而器件晶體管的漏電流則構成始終存在的固定電流消耗。為了延長電池使用壽命，就必須降低平均電流消耗。

以上提到的 DSP 低功耗特性可在芯片運行時較好地發揮省電作用。但是，當 DSP 處于待機模式時，芯片設計人員很難控制大量高性能晶體管的漏電流。解決漏電流的唯一辦法就是徹底關閉晶體管，但這通常又意味著必須從外部重啟芯片。

MCU 的電源

優化 MCU 以實現低功耗工作的較佳起點是采用超低功耗工藝來制造 MCU，從而可將晶體管的漏電流銳減至極低的水平。高性能工藝技術會造成 DSP 的功耗加大，與此相對應，專為降低功耗而優化的半導體工藝則可能限制 MCU 的峰值處理性能。

圖 2. MSP430F20xx MCU 結構圖

時鐘速度是較顯而易見的局限性。TI 的 MSP430F20xx 是低引腳數的 MCU 系列產品（見圖 2），能夠利用其獨特的超低功耗振蕩器（VLO）技術來實現低至 500 納安的待機模式電流、較高速度為 16 MHz 的優異特性。VLO 技術使 MSP430F20xx MCU 能在超低功耗待機模式下完全自動控制時鐘速度，同時無需外接組件就能實現自動喚醒功能，從而使煙霧檢測器或家庭溫控裝置等系統能夠在不更換電池的情況就能持續工作 10 年之久。

在實現業界領先的 500 納安待機功耗時，還能確保支持所有器件的故障保護安全特性，如既能實現超低功耗又能實現可靠性極高的系統的零功耗掉電復位（BOR）功能。在 VLO 推出之前，設計人員不得不采用外部晶振或振蕩器電路來實現超低待機功耗。VLO 無需使用外部組件就能減少系統組件數、降低成本、縮小板級空間，而這些都是便攜式應用的關鍵需求。與此形成對比的是，以 TMS320C5506 DSP 為例，其待機功耗僅為 10 μA，是上述技術待機功耗的 20 倍之多。

使用智能外設也是降低功耗的高效的 IC 設計策略。以前，MCU 外設都是由 CPU 所執行軟件驅動的，盡管這確實能高效工作，但 CPU 始終需要處于工作狀態。通過設計盡可能減少軟件服務量的中斷驅動型外設，我們可以讓 CPU 在大多數時間內都處于待機或空閑模式。

圖 3.對于 MCU 的電源效率而言，兩個時鐘比一個更好

此外，系統設計人員選擇的 MCU 還應擁有 ADC 自動輸入通道掃描功能、硬件轉換開始觸發器以及 DMA 數據傳輸機制等。這些特性還可將重復性數據采樣實現自動化，并較小化 CPU 的運行時間。

MCU 的時鐘系統也可在省電方面發揮重大作用。例如，圖 3 顯示了單個晶振的雙時鐘運行情況。

MCU 的低功耗外設使用低頻輔助時鐘（ACLK）。低頻、低功耗操作通常使用 32 KHz 的外部振蕩器，可支持實時時鐘功能性。高速度的數控振蕩器（DCO）可作為由 CPU 和高速外設使用的主系統時