作者：Hezi Saar
高級產(chǎn)品市場經(jīng)理
Actel公司

功耗敏感應(yīng)用的設(shè)計(jì)人員如今面對前所未有嚴(yán)格的系統(tǒng)總體功耗限制、規(guī)范和標(biāo)準(zhǔn)。與此同時(shí)，這類應(yīng)用所要求的功能、性能和復(fù)雜度正不斷增加，但卻不能以增加電池消耗和成本作為代價(jià)。對大多數(shù)工程決定來說，確定較佳的器件取決于功耗、性能、邏輯和I/O數(shù)量方面的設(shè)計(jì)約束。由于基于Flash的非易失性FPGA不需要數(shù)百萬耗電的SRAM配置數(shù)據(jù)存儲(chǔ)單元，其靜態(tài)功耗較之于基于SRAM的解決方案低很多，因而成為功耗敏感應(yīng)用的理想器件。

Actel公司高級產(chǎn)品市場經(jīng)理Hezi Saar

可選的解決方案

以前，大多數(shù)設(shè)計(jì)人員依賴ASIC來滿足設(shè)計(jì)中的低功耗約束，而不是采用FPGA。由于開發(fā)周期較長、NRE高、缺乏應(yīng)對標(biāo)準(zhǔn)變化及后期設(shè)計(jì)修改靈活性差，采用硬連線的ASIC風(fēng)險(xiǎn)較高，對產(chǎn)品生命周期較短的應(yīng)用不太實(shí)際。隨著競爭加劇，上市時(shí)間對產(chǎn)品的成敗越來越重要，PLD逐漸成為首選的解決方案。事實(shí)上，越來越多的設(shè)計(jì)人員開始發(fā)現(xiàn)，為適應(yīng)不斷演進(jìn)的標(biāo)準(zhǔn)、縮短開發(fā)周期并達(dá)到下一代前沿半導(dǎo)體產(chǎn)品所要求的封裝和功耗指標(biāo)，必須采用低功耗的可編程解決方案。

當(dāng)然，并非所有的可編程邏輯技術(shù)都能很好地滿足低功耗要求。事實(shí)上，當(dāng)今市場上某些“低功耗”FPGA的電流消耗高達(dá)30mA，這通常比典型的功耗敏感電池供電應(yīng)用所能容忍的耗電量還要1到2個(gè)數(shù)量級。基于SRAM技術(shù)的器件在上電啟動(dòng)時(shí)還會(huì)產(chǎn)生浪涌電流，并在系統(tǒng)初始化期間出現(xiàn)加載配置數(shù)據(jù)的功率尖峰，這會(huì)導(dǎo)致額外的電池消耗�；�于Flash技術(shù)的單芯片器件不需要外接配置數(shù)據(jù)器件(如啟動(dòng)PROM或微控制器) 來完成每次上電啟動(dòng)的編程加載工作，并具有上電即用功能，無需外部器件的協(xié)助就可完成系統(tǒng)上電。去除SRAM FPGA所需的額外部件，不僅可減少電路板空間和系統(tǒng)功耗，還能提高可靠性，簡化庫存管理，將整體系統(tǒng)成本降低多達(dá)70%。

采用Flash*Freeze技術(shù)的IGLOO PLUS系列FPGA

但是，繼續(xù)降低器件電源電壓(Vcc)的日子已不復(fù)存在。不僅如此，由于基于SRAM技術(shù)的FPGA晶體管密度極高，每一次半導(dǎo)體工藝節(jié)點(diǎn)的縮小都意味著靜態(tài)功耗的增加，因?yàn)楣に嚬?jié)點(diǎn)縮小后，量子隧道效應(yīng)和亞閾區(qū)泄漏之類的問題變得更加嚴(yán)重。這對面向功耗敏感應(yīng)用的器件是個(gè)實(shí)實(shí)在在的挑戰(zhàn)。隨著漏電流增加，靜態(tài)功耗開始成為功耗的主要部分，因此靜態(tài)功耗成為人們較關(guān)心的問題。

由于不需要數(shù)百萬SRAM配置數(shù)據(jù)存儲(chǔ)單元，基于Flash的非易失性FPGA的靜態(tài)功耗比基于SRAM的解決方案要低很多。因此，基于Flash的非易失性FPGA是低功耗應(yīng)用的理想器件。事實(shí)上，在市面上基于Flash的低成本FPGA中，設(shè)計(jì)人員可以選擇專門針對功耗、速度和I/O以及功耗及成本敏感應(yīng)用的基本設(shè)計(jì)要求進(jìn)行了優(yōu)化的產(chǎn)品。

1．針對功耗而優(yōu)化

由于Flash FPGA的靜態(tài)功耗比競爭的可編程邏輯產(chǎn)品低，靜態(tài)功耗僅5μW的IGLOO 系列FPGA能將便攜產(chǎn)品的電池待機(jī)時(shí)間延長至數(shù)周和數(shù)月。為將功耗降到5μW，該系列FPGA采用了Flash*Freeze技術(shù)以及相應(yīng)的控制引腳。設(shè)計(jì)人員還利用Flash*Freeze引腳在1μs之內(nèi)迅速、方便地進(jìn)入或退出特殊的低功耗模式。IGLOO FPGA采用4×4mm封裝，焊球間距為0.4mm，是市面上較小的可編程邏輯器件封裝，對于那些極低功耗和極小尺寸至關(guān)重要的應(yīng)用特別具吸引力。

2．針對功耗和I/O而優(yōu)化

某些基于Flash技術(shù)的FPGA (如靜態(tài)功耗僅5μW的IGLOO PLUS系列FPGA)已針對需要I/O密集的內(nèi)存總線操作、通用I/O擴(kuò)展、時(shí)序邏輯、接口轉(zhuǎn)換、存儲(chǔ)和人機(jī)界面觸摸屏及鍵盤技術(shù)的應(yīng)用進(jìn)行了優(yōu)化。較之于同等封裝尺寸的競爭對手可編程邏輯產(chǎn)品，這類器件減少了6倍的靜態(tài)功耗、50%的動(dòng)態(tài)功耗、增加了2倍的I/O密度以及2.7倍的邏輯密度。

除了更好地支持不同電平外，IGLOO PLUS系列器件具備4個(gè)I/O組，以便進(jìn)行獨(dú)立的電平調(diào)整。由于能更好地支持不同的電平，這項(xiàng)功能對于應(yīng)用處理器和專用標(biāo)準(zhǔn)產(chǎn)品(ASSP) 之間的橋接非常關(guān)鍵，因?yàn)樗�用的I/O標(biāo)準(zhǔn)和電壓可能不同。IGLOO PLUS系列器件支持獨(dú)立的施密特觸發(fā)器輸入和熱插撥。施密特觸發(fā)器輸入在電路中提供更好的抗擾性，讓設(shè)計(jì)人員能可靠地識(shí)別緩慢上升的輸入信號，如鍵盤或人機(jī)界面觸摸屏輸入信號。熱插拔功能對于便攜式媒體播放器和游戲機(jī)等設(shè)備很有益，因?yàn)樗鼈兺ǔ６夹枰獙?shí)時(shí)接入或關(guān)斷大容量固態(tài)存儲(chǔ)模塊和人機(jī)界面控制器。此外，在FPGA處于超低功耗模式時(shí)保持I/O處于“ON”狀態(tài)，對于便攜或電池供電應(yīng)用，如智能電話、數(shù)字相框、無線音頻和無線視頻應(yīng)用也很重要。

3．功耗與速度之間的平衡

對高性能、功耗敏感應(yīng)用的設(shè)計(jì)人員來說，基于 Flash的ProASIC3L器件提供了高速度、低功耗和低成本之間的較佳平衡，并支持1.2V內(nèi)核電壓和I/O電壓，以及靈活的低功耗運(yùn)作模式。這使設(shè)計(jì)人員無需關(guān)斷時(shí)鐘或電源，即可迅速將器件從動(dòng)態(tài)工作模式切換到靜態(tài)模式。在采用了同級100萬門 FPGA的典型高速設(shè)計(jì)中，ProASIC3L 器件的動(dòng)態(tài)功耗只有100mA，靜態(tài)功耗僅為1mW，而以SRAM為基礎(chǔ)的競爭解決方案的動(dòng)態(tài)功耗要高出60%，靜態(tài)功耗更是其100倍。

4．針對速度而優(yōu)化

目前已有一些基于 Flash的低功耗FPGA系列針對性能進(jìn)行了優(yōu)化，同時(shí)又保持了具吸引力的功耗指標(biāo)。例如系統(tǒng)門密度達(dá)百萬的ProASIC3 FPGA，其工作頻率達(dá)350 MHz，在典型條件下待機(jī)電流僅為8mA，比基于SRAM技術(shù)的競爭產(chǎn)品幾乎降低了一個(gè)數(shù)量級。該產(chǎn)品為高性能市場如工業(yè)、醫(yī)療和科學(xué)等領(lǐng)域的設(shè)計(jì)人員提供了具有高速度、低功耗和低成本的靈活及功能豐富的解決方案。