Stratix V FPGA突破帶寬瓶頸，同時降低了系統功耗和成本

Altera公司(NASDAQ: ALTR)今天發布業界帶寬較大的FPGA——下一代28-nm Stratix® V FPGA。Stratix V FPGA具有1.6 Tbps串行交換能力，采用各種創新技術和前沿28-nm工藝，降低了寬帶應用的成本和功耗。

Stratix V FPGA系列采用TSMC 28-nm高性能(HP)工藝進行制造，提供110萬邏輯單元(LE)、53-Mbits嵌入式存儲器、3,680個18x18乘法器，以及工作在業界較高速率28 Gbps的集成收發器。器件還采用了業界較高級的專用硬核知識產權(IP)，提高了系統集成度和性能，而沒有成本和功耗代價。該系列包括四種型號產品，滿足了無線/固網通信、軍事、廣播、計算機和存儲、測試和醫療市場的多種應用需求。這些型號產品包括：

• Stratix V GT FPGA——業界唯一面向100G以上系統，集成28-Gbps收發器的FPGA。
• Stratix V GX FPGA——支持多種應用的600-Mbps至12.5-Gbps收發器。
• Stratix V GS FPGA——600-Mbps至12.5-Gbps收發器，適用于高性能數字信號處理(DSP)應用。
• Stratix V E FPGA——適用于ASIC原型開發和仿真以及高性能計算應用的高密度FPGA。

Altera公司產品和企業市場副總裁Vince Hu評論說：“我們第五代Stratix系列創新技術極大的提高了高端器件的密度和I/O性能，進一步鞏固了FPGA相對于ASIC和ASSP的競爭優勢。Altera一直致力于解決提高帶寬，同時滿足設計成本和功耗要求這一難題。從內核到I/O，我們研究了Stratix V FPGA的所有指標，確保該器件具有較佳性能、密度和集成度。”

Stratix V FPGA：為帶寬而打造

Stratix V GX和Stratix V GS FPGA含有66個高性能、低功耗12.5 Gbps收發器。Stratix V FPGA支持多種3G、6G和10G協議以及電氣標準，滿足兼容性要求，例如，10G/40G/100G、Interlaken和PCI Express® (PCIe®) Gen 3、Gen2、Gen 1。該器件還支持與10G背板(10GBASE-KR)和光模塊的直接鏈接。Stratix V GT FPGA的28-Gbps收發器設計用于滿足CEI-28G規范。28-Gbps收發器每通道功耗只有200 mW，大幅度降低了系統單位帶寬功耗。

除了收發器帶寬，Stratix V FPGA還包括一個7 x 72位1,600-Mbps DDR3存儲器接口，以及所有I/O上的1.6 Gbps LVDS通道。

Altera對Stratix V FPGA內核體系結構進行了改進，提高了面積和邏輯效率以及系統性能，包括：

• 新的自適應邏輯模塊(ALM)體系結構——在較大的器件中額外增加了800K寄存器，提高了邏輯效率。ALM體系結構適用于需要大量流水線和寄存器的設計。
• 含有M20K模塊的增強嵌入式存儲器結構——提高了面積效率，性能更好。
• 業界第一款精度可變DSP模塊——實現了效率較高、性能較好的多精度DSP數據通路。
• 用戶友好的部分重新配置功能——設計人員可以重新配置部分FPGA，而其他部分仍然正常運行。

如果需要了解Stratix V FPGA體系結構的詳細信息，請訪問：http://www.altera.com.cn/stratix5。

Stratix V FPGA在所有FPGA中實現了集成度較高的硬核IP，提高了器件性能，沒有功耗或者成本代價。器件增強功能包括PCIe Gen3, Gen2, Gen1、40G/100G以太網、CPRI/OBSAI、Interlaken、Serial RapidIO® (SRIO) 2.0和萬兆以太網(GbE) 10GBASE-R。增強了讀/寫通路的存儲器接口包括DDR3、RLDRAM II和QDR II+。

正如Altera在今年早些時候發布的 28-nm FPGA創新技術 ，Stratix V FPGA采用了公司的嵌入式HardCopy模塊。這一獨特的方法使Altera能夠迅速改變FPGA中的增強功能，在三到六個月內完成專用器件型號的開發。嵌入式HardCopy模塊為用戶提供了700K等價LE，與軟核邏輯實現相比，功耗降低了65％。