Cadence公司針對臺積電公司設計參考流程10.0版推出支持28納米工藝節點的設計解決方案

全球電子設計創新領導廠商Cadence公司今天宣布，Cadence® Encounter®數字實現系統(Encounter Digital Implementation System)解決方案，包括設計收斂、低功耗、可制造性設計、混合信號與簽收技術，以及系統級封裝設計技術，已經融入臺灣積體電路制造股份有限公司(以下簡稱臺積電) 設計參考流程10.0版中。Cadence公司的RTL-to-GDSII設計功能讓設計人員能夠針對晶圓廠較先進工藝節點，產出高良率、具備功耗效益的設計。

 “針對新工藝節點的設計，設計參考流程10.0版扮演關鍵角色。”臺積電設計建構行銷處資深處長莊少特表示：“在我們將推進到28納米工藝節點設計的時刻,透過與Cadence公司之間的密切合作能確保所需EDA工具能及早完備。”

“迎接當今嚴苛設計挑戰所提出的較佳解決方案，以及開發領先未來所需的解決方案，需要不斷的創新，并保持與客戶以及伙伴之間的密切合作。”Cadence公司數字設計實現研發副總裁徐季平博士表示：“與臺積電并肩合作，幫助確保我們在低功耗、混合信號、集成的可制造性設計、先進工藝節點以及簽收 技術方面的領先地位，也使Cadence公司能夠從RTL到較終晶片量產的過程中，提供完善而且可預測的解決方案。”

可制造性設計、數字實現與分析

設計參考流程10.0版關鍵貢獻之一，就是業界首創的library cell與SoC設計context-aware的電氣分析。運用屢獲嘉獎的Cadence Litho Electrical Analyzer (LEA)，讓設計人員能夠在考量電性的影響下調整元件資料庫(library cells)，進而精準地針對電壓應力影響(electrical stress effects) 建立模型，提高設計品質。此外，階層式Litho Physical Analyzer (LPA)可以針對納米設計的物理制造可能性，產生快速分析。這兩項獨家可制造性設計功能整合到Encounter 數字實現系統(Digital Implementation System)中，并在早期設計階段就能夠識別、分析與修補制造過程中可能產生的問題。

針對臺積電參考設計流程 10.0版，Cadence公司推出的其他減少變異的技術包括統計性靜態時序分析(SSTA)、布局較佳化、先進時鐘樹（Clock Tree）分析以及晶片變異分析。由于Cadence公司針對多核運算平臺提供一貫化的支援，加快技術臻于成熟的速度。

為了大幅提高設計人員生產力并縮短上市時間，Cadence公司以Cadence NanoRoute® Router基礎，提供眾多其他可制造性設計技術，包括電路圖實體缺陷分析(physical defect analysis)、虛擬CMP熱點分析、顯影工藝檢查、先進制程建模，以及substrate雜訊分析。這些功能全都完善地整合到Encounter數字實現系統中，實現較佳化與簽收之間的較密切關聯。

先進的低功耗設計

Cadence公司在兩年多前就推出了自己的低功耗設計解決方案(Low-Power Design Solution)，并直接將自家的各項功能融入到臺積電設計參考流程8.0版 中。此后，Cadence公司更進一步更新低功耗解決方案納入全新功能，包括階層化、支援Si2 Common Power Format (CPF)的支援脈波拴鎖電路（pulsed latch），以及dual-flop解決方案。Cadence公司低功耗解決方案也完善整合到Encounter 數字實現系統中，為低功耗設計工作提供更具成本競爭效益，以及方便好用的設計環境。

臺積電參考設計流程 10.0版中Cadence公司所提供的技術:

·          Encounter Digital Implementation System (EDI System)

·          Cadence Low-Power Solution

·          Encounter RTL Compiler

·          Encounter Test

·          Encounter Conformal® (Low Power, Constraint Designer, LEC)

·          First Encounter Silicon Virtual Prototyping

·          NanoRoute Router

·          Encounter Timing System (with CeltIC® NDC)

·          Encounter Power System

·          QRC Extraction

·          Encounter Library Characterizer

·          Litho Physical Analyzer

·          Litho Electrical Analyzer

·          Cadence CMP Predictor

·          Virtuoso® Digital Implementation

·          SoC EncounterTM System

·          VoltageStorm® Power Verification

相關閱讀:

• ...2018/03/19 11:42·第三屆CADA凱達大會AR計算產業生態高峰論壇暨汽車科技創新大會隆重舉行
• ...2017/08/15 14:45·2017 Cadence全球用戶大會 CDNLive登陸上海
• ...2017/07/26 17:38·Cadence推出針對較新移動和家庭娛樂應用的Tensilica HiFi 3z DSP架構
• ...2017/06/12 17:17·全新Cadence Virtuoso系統設計平臺幫助實現IC、封裝和電路板無縫集成的設計流程
• ...2017/06/05 14:41·Cadence擴展JasperGold平臺用于高級形式化RTL簽核
• ...2017/06/05 14:41·Cadence擴展JasperGold平臺用于高級形式化RTL簽核