昨日，全球電子設計創新領先企業Cadence設計系統公司宣布，中國的硅產品解決方案公司芯原已采用Cadence InCyte Chip Estimator，幫助在設計過程的更早階段預測面積、時序、功耗和成本要求，使設計團隊可以做出較佳決策并加速其客戶的產品上市時間，同時降低成本。

“Cadence InCyte Chip Estimator產品內含晶圓代工和ASIC庫及IP信息，用于估計芯片的尺寸和功耗，而這是根據在架構前級別上進行的工程計算得來的。”芯原設計統籌副總裁李念峰先生表示， “我們芯原的團隊獲益于這種能力，現在比以前能更精確地評估芯片設計和性能表現，因而降低項目風險。”

芯原在加速客戶ASIC設計從初始規格到硅產品、取得硅產品按時按規格一次成功方面具有廣泛的經驗。 InCyte Chip Estimator借助了來自200多家IP供應商和晶圓代工廠的數千款IP和代工廠模型，因而芯原的設計師們能夠利用這些數據，在設計周期的架構階段更準確地估計裸片尺寸和功耗，從而獲得硅產品的一次成功。

“Cadence InCyte Chip Estimator能幫助我們的客戶做出關鍵的業務決策，”Cadence公司芯片規劃解決方案集團總監Adam Traidman表示。“它有助于在較早的架構階段就準確地估計芯片尺寸和功耗，并利用一個豐富的IP目錄。 這一技術依靠內置的算法和模型，并借助于IC銷售團隊與客戶的并肩努力，提供了經優化的芯片設計和生產成本評估。 InCyte可以在幾乎任何設計架構、IP、及硅產品工藝節點選擇上做到這一點。”

InCyte Chip Estimator利用了來自內置庫數據庫和內置芯片評估算法的尺寸和功耗信息，來估計IC裸片的尺寸、動態功耗及漏電功耗。 InCyte Chip Estimator還提供了先進的功耗控制方法，來定義功耗模式、利用多供電壓和電源關斷等節電技術、計算對功率的影響、并傳遞功耗意圖。