恩智浦半導體采用Cadence新的Encounter數字實現系統加速設計周期

全球電子設計創新領先企業Cadence設計系統公司（NASDAQ: CDNS）今天宣布 ，恩智浦半導體采用了新的Cadence® Encounter®數字實現系統（EDI System）及其無縫的可制造性（DFM）設計技術，來確保它先進的45納米PNX85500數字電視處理器芯片的可靠生產，同時生產力得到了顯著加速。這一新的集成式、從前端至后端的EDI系統自帶DFM分析和優化，與Encounter Timing System為下一代HDTV處理器快速簽收提供了所需的性能和精確性，使恩智浦能夠快速完成芯片量產。

PNX85500來自恩智浦家用業務部，是業界第一款45納米數字電視處理器，可帶來空前的視覺體驗。它通過一個全局性的單芯片電視平臺支持從模擬到數字、從標清到高清及從無線電視到網絡電視的切換。EDI 系統在45納米實現了這一復雜的單芯片集成，它將兩款90納米芯片的特性和功能結合，創建了具有面積和性能效率的設計版圖，帶來了無與倫比的畫質。

“我們必須滿足PNX85500緊迫的時間期限，因為全世界都在進行數字電視換代，”恩智浦半導體設計技術高級副總裁Barry Dennington表示。 “多處理器的可擴展性能和EDI系統解決方案特性集的完備性以及生產力優勢，意味著我們可以自始至終地留在一個單一的設計環境。這些性能和生產力優勢，加上EDI系統自帶的DFM優化功能及內置的時序和信號完整性簽收，幫助我們取得了設計整體周轉時間和上市時間的顯著縮短。

EDI系統整合了經過芯片驗證的Litho Physical Analyzer及CMP Predictor，可以在設計流程的早期改進45納米可制造性問題，從而實現快速和可預測的設計收斂。再配合業界領先的基于光刻考量的Cadence NanoRoute® Router，減少了在GDSII后進行DFM優化的需要，從而進一步縮短了設計周期。 Encounter Timing System的加入提供了一個完整和集成的高級簽收環境，為時序、信號完整性和可變性實現了更快速的設計優化、調試、統計分析和較終驗證。

“我們很高興又有一家重要合作伙伴使用我們新的EDI系統在先進工藝節點的生產中取得成功，”Cadence實現產品部高級副總裁徐季平博士表示。 “這一新的系統已被全球多家客戶成功采用，并且正在全面提高性能和生產效率。 EDI系統具有低功耗、混合信號和先進節點的功能，為客戶帶來了一個單一的、可擴展的系統，以達到高性能和高質量的設計收斂。”

Encounter Digital Implementation System是一個可配置、可伸縮的高性能、高容量、可擴展的設計解決方案，可以非常獨特地提供扁平、層次化的設計收斂及簽收分析，以及低功耗、先進節點和混合信號設計功能。 Cadence DFM技術被完美地納入Encounter Digital Implementation System，從而實現了對限制成品率的設計挑戰的早期發現、分析和補救。  該系統可帶來出眾的效果、以及封裝、邏輯和定制IC設計環境間的互用性。

相關閱讀:

• ...2017/08/07 15:09·恩智浦發布2017年第二季度財務報告
• ...2017/07/05 08:30·恩智浦發布新品，長期投資中國嵌入式應用市場
• ...2017/07/01 13:29·恩智浦針對低功耗、入門級物聯網應用推出業界領先的LPC微控制器系列，實現突破性創新
• ...2017/06/28 18:23·恩智浦攜手上海聯通和果通科技共同打造旨在為中國手機用戶提供更多自由度與便利性的安全eSIM解決方案
• ...2017/06/28 18:09·恩智浦攜手咪咕視訊推出新一代智能機頂盒
• ...2017/06/24 16:03·恩智浦和Harman深化合作，實現未來汽車互聯