全球電子設計創(chuàng)新領先企業(yè)Cadence設計系統(tǒng)公司（NASDAQ: CDNS）今天宣布，臺灣創(chuàng)意電子（GUC）成功完成一款65納米高性能網絡交換處理器的設計，具有5000萬門級和400兆赫茲的運行速度。 創(chuàng)意電子使用Cadence® Encounter®數(shù)字實現(xiàn)系統(tǒng)設計出了大型、復雜的芯片，整體芯片設計時間實現(xiàn)了顯著的縮短。

“我們利用Encounter數(shù)字實現(xiàn)系統(tǒng)成功完成了這一高性能、高門數(shù)的設計，鞏固了創(chuàng)意電子管理大型復雜設計的領先地位，”創(chuàng)意電子副總裁石克強表示， “它同時也例證了Encounter數(shù)字實現(xiàn)系統(tǒng)提高生產效率的能力，這使得我們能在一周內完成全芯片設計閉合，而使用傳統(tǒng)方法卻需要一個月的時間。”

這些改進是通過Encounter數(shù)字實現(xiàn)系統(tǒng)一流的設計規(guī)劃－裝配、高度可預測的區(qū)塊時序閉合流程，以及端到端多處理能力包括Superthreaded布線得以實現(xiàn)的。 另外，在這一層次化設計中通過采用自頂向下的時序預算編制和使用動態(tài)時序建模技術的虛擬扁平方法學，創(chuàng)意電子獲得了良好的區(qū)塊級實現(xiàn)質量，從而實現(xiàn)了一次迭代芯片集成成功。

該65納米超高性能網絡交換處理器能夠在3GHz頻率進行傳輸，并含有一個10Gigabit的附加單元接口（XAUI）,可實現(xiàn)高速互操作。 這一5000萬門的設計被分割為18個區(qū)塊，較大的分區(qū)有1200萬門。 因為包含芯片級原型和預算/分割的周轉時間（TAT）可在一天內完成，設計師們得以專注于解決設計問題，而不用再擔心工具的運行時間。 較早完成的時序、面積和擁塞預估加上較低限度的用戶干預，使創(chuàng)意電子得以更快、更容易預測的方式完成布局規(guī)劃。

為了應對區(qū)塊級實現(xiàn)中的七個工藝拐角和兩種各不相同的約束模式，創(chuàng)意電子轉向使用Encounter數(shù)字實現(xiàn)系統(tǒng)的高性能區(qū)塊時序閉合流程。該流程使用流線型的軟件架構能在端對端區(qū)塊實現(xiàn)上獲得運行時間縮短，同時又能滿足苛刻的時序性能要求。 此外，創(chuàng)意電子還利用Cadence NanoRoute®Router的superthreading能力，大幅縮短了該設計的布線運行時間。 Encounter數(shù)字實現(xiàn)系統(tǒng)中的集成式Encounter時序系統(tǒng)簽收能力，還在實現(xiàn)和簽收間減少了迭代次數(shù)，帶來了更容易預測的收斂。

“這一復雜芯片的成功出帶，證實了Cadence致力于提供強大的解決方案、帶來更快設計閉合的承諾，”Cadence實現(xiàn)產品研發(fā)部高級副總裁徐季平（Chi-Ping Hsu）表示， “增強的端到端多處理能力、集成的時序簽收，已經幫助許多客戶戰(zhàn)勝了實現(xiàn)大型、高性能設計的復雜性。 創(chuàng)意電子的此次出帶，是新的Encounter數(shù)字實現(xiàn)系統(tǒng)領先性能的見證。”
關于Cadence
Cadence公司成就全球電子設計技術創(chuàng)新，并在創(chuàng)建當今集成電路和電子產品中發(fā)揮核心作用。我們的客戶采用Cadence的軟件、硬件、設計方法和服務，來設計和驗證用于消費電子產品、網絡和通訊設備以及計算機系統(tǒng)中的尖端半導體器件、印刷電路板和電子系統(tǒng)。公司總部位于美國加州圣荷塞市，在世界各地均設有銷售辦事處、設計中心和研究設施，以服務于全球電子產業(yè)。關于公司、產品及服務的更多信息，敬請瀏覽公司網站 www.cadence.com。