Achronix欲借Speedcore嵌入式FPGA IP產(chǎn)品進(jìn)入藍(lán)海市場(chǎng)

日前，Achronix Semiconductor公司在北京舉行IP新品發(fā)布會(huì)，CEO先Robert Blake先生和中國(guó)區(qū)總經(jīng)理Eric Law先生介紹了該公司新推出的IP產(chǎn)品，并接受了媒體采訪。他們表示，Speedcore嵌入式FPGA將吞吐量性能提高了10倍，功耗降低了50%，成本降低了90%，主要用于服務(wù)器、數(shù)據(jù)中心加速、無(wú)線和有線通信、安全加密等需要高性能的領(lǐng)域。

不以密度論英雄

Robert Blake介紹說(shuō)，Achronix Semiconductor公司剛剛推出了可集成至客戶(hù)系統(tǒng)級(jí)芯片（SoC）中的Speedcore™ 嵌入式FPGA（embedded FPGA ，eFPGA）知識(shí)產(chǎn)權(quán)（IP）產(chǎn)品，并即刻開(kāi)始向客戶(hù)供貨。Speedcore是專(zhuān)為計(jì)算和網(wǎng)絡(luò)加速應(yīng)用而設(shè)計(jì)，它和Achronix的Speedster22i FPGA基于相同的高性能架構(gòu)，而后者已于2013年開(kāi)始量產(chǎn)出貨，已有客戶(hù)在使用。Speedcore eFPGA產(chǎn)品使用Achronix成熟的、經(jīng)過(guò)驗(yàn)證的ACE軟件設(shè)計(jì)工具。未來(lái)，Achronix還將開(kāi)發(fā)下一代Speedster獨(dú)立FPGA。

他表示，較近的趨勢(shì)是數(shù)據(jù)中心加速需求越來(lái)越多，而FPGA應(yīng)用已進(jìn)入第三個(gè)生長(zhǎng)階段——CPU協(xié)處理器。第一個(gè)階段是TTL膠合邏輯，第二個(gè)階段是連接。在第三個(gè)階段，FPGA技術(shù)已廣泛使用，CPU用于數(shù)據(jù)中心加速，需要靈活的軟件定義網(wǎng)絡(luò)，還有無(wú)線基礎(chǔ)設(shè)施。可編程硬件加速可以提高性能，FPGA嵌入式技術(shù)恰恰可以滿足這樣的需求。Achronix之所以可以成功提供eFPGA技術(shù)，是因?yàn)閾碛?span lang="EN-US" style="font-size:14px;">FPGA專(zhuān)業(yè)知識(shí)和IP集成技術(shù)。他強(qiáng)調(diào)，嵌入式FPGA不一定密度較高，但它可以滿足較新趨勢(shì)的高性能要求。

長(zhǎng)期以來(lái)，設(shè)計(jì)人員一直在尋找嵌入式FPGA用于眾多不同的高性能應(yīng)用，而FPGA作為IP集成到SoC芯片中會(huì)有很多內(nèi)在的優(yōu)勢(shì)。Achronix現(xiàn)在已向開(kāi)發(fā)高性能計(jì)算產(chǎn)品的客戶(hù)提供eFPGA IP產(chǎn)品，為其實(shí)現(xiàn)從處理器卸載那些高密度計(jì)算任務(wù)到FPGA IP中，從而帶來(lái)顯著的性能提升。面對(duì)龐大且不斷增長(zhǎng)的高性能計(jì)算應(yīng)用市場(chǎng)，eFPGA產(chǎn)品對(duì)于Achronix公司是一個(gè)令人激動(dòng)的機(jī)會(huì)，也是半導(dǎo)體行業(yè)的巨大利好。

改變游戲規(guī)則

Robert Blake認(rèn)為，利用Speedcore IP產(chǎn)品，客戶(hù)可以針對(duì)其應(yīng)用來(lái)定制較佳的芯片面積、功耗和資源配置。客戶(hù)可以定義查找表（LUT）、嵌入式存儲(chǔ)器以及DSP的數(shù)量。此外，客戶(hù)可以定義Speedcore的寬高比、輸入輸出（IO）端口的連接，還可以在功耗和性能之間進(jìn)行權(quán)衡。Achronix提供了Speedcore IP產(chǎn)品的GDS II文件，客戶(hù)可直接將其集成至自己的SoC中；Achronix還提供了其ACE設(shè)計(jì)工具的一個(gè)定制化的全功能版本，客戶(hù)可用來(lái)對(duì)Speedcore eFPGA的功能進(jìn)行設(shè)計(jì)、驗(yàn)證和編程。

他說(shuō)，多年以來(lái)，不同的公司都一直在談?wù)?span lang="EN-US" style="font-size:14px;">eFPGA產(chǎn)品，但Achronix的Speedcore是首款向客戶(hù)出貨的eFPGA IP產(chǎn)品，它是游戲規(guī)則的改變者。Achronix曾是第一家提供帶有嵌入式系統(tǒng)級(jí)別IP的高密度FPGA的供應(yīng)商，現(xiàn)在正在使用相同的、經(jīng)過(guò)驗(yàn)證的技術(shù)向客戶(hù)提供其eFPGA產(chǎn)品，這些客戶(hù)都希望將ASIC設(shè)計(jì)的各種高效能和eFPGA可編程硬件加速器的靈活性結(jié)合在同一款芯片中。

eFPGA的四大優(yōu)勢(shì)

據(jù)介紹，數(shù)據(jù)中心和企業(yè)中的計(jì)算與通信基礎(chǔ)設(shè)施在指數(shù)級(jí)數(shù)據(jù)增長(zhǎng)速率、不斷變化的安全和軟件虛擬化要求面前，很難再保持同步。傳統(tǒng)的多核CPU和SoC需要可編程硬件加速器來(lái)預(yù)處理和卸載數(shù)據(jù)，從而提升其計(jì)算性能。FPGA是較佳的硬件加速器解決方案，因?yàn)殡S著算法的不斷變化，加速器需要不斷用新的功能來(lái)實(shí)現(xiàn)更新。對(duì)于低至中容量應(yīng)用，獨(dú)立的FPGA芯片是一種方便且實(shí)際的解決方案；然而，對(duì)于高容量應(yīng)用，Speedcore是較佳解決方案，可以提供四大顯著優(yōu)勢(shì)：

第一個(gè)優(yōu)勢(shì)是更低的功耗，Speedcore以?xún)?nèi)部連線方式直接連接至SoC，從而省去了在外置獨(dú)立FPGA中可見(jiàn)的大型可編程輸入輸出緩沖（IO buffer）。可編程輸入輸出電路的功耗占據(jù)了獨(dú)立FPGA總功耗的一半。Speedcore的芯片面積可以根據(jù)客戶(hù)較終應(yīng)用的需求而定制；為了更低的功耗，客戶(hù)可以調(diào)整工藝技術(shù)來(lái)實(shí)現(xiàn)性能的平衡。

第二個(gè)優(yōu)勢(shì)是更高的接口性能，相比獨(dú)立的FPGA芯片接口，Speedcore IP的接口延遲更低、性能更高。Speedcore通過(guò)一個(gè)超寬的并行接口連接至ASIC，而獨(dú)立的FPGA通常通過(guò)一個(gè)高延遲的串行器/解串器（SerDes）架構(gòu)進(jìn)行連接。

第三個(gè)優(yōu)勢(shì)是更低的系統(tǒng)成本，因?yàn)槭∪チ丝删幊梯斎胼敵鼍彌_（IO buffer）架構(gòu)，Speedcore的芯片面積比獨(dú)立的FPGA小得多。由于FPGA擁有較高的引腳數(shù)，為了支持這些引腳的扇出，PCB需要較多的層數(shù)，采用Speedcore IP可以避免這個(gè)問(wèn)題。另外，Speedcore省去了對(duì)獨(dú)立FPGA周邊所有支持性元器件的需求，這些元器件包括電源調(diào)節(jié)器、時(shí)鐘發(fā)生器、電平位移器、無(wú)源元件和FPGA冷卻器件。

第四個(gè)優(yōu)勢(shì)是更高的系統(tǒng)可靠性和良品率，將FPGA的功能集成至一片ASIC中，可消除在印制電路板上放置一顆獨(dú)立的FPGA所造成的可靠性和良率損失。

模塊化方式構(gòu)建

在工藝技術(shù)方面，Speedcore以模塊化方式構(gòu)建，以便為客戶(hù)在定義其資源需求時(shí)提供靈活性上的支持，同時(shí)也支持Achronix針對(duì)此需求快速配置Speedcore IP 產(chǎn)品以實(shí)現(xiàn)交付。此外，模塊化架構(gòu)也支持Achronix方便地將這項(xiàng)技術(shù)移植到不同的工藝技術(shù)和金屬疊層上。現(xiàn)在已經(jīng)可以提供基于臺(tái)積電（TSMC）的16納米FinFET Plus（16FF+）工藝的Speedcore IP產(chǎn)品，并且正在開(kāi)發(fā)基于臺(tái)積電的7納米工藝的IP。

輕松評(píng)估Speedcore

Achronix的ACE設(shè)計(jì)工具包括一個(gè)Speedcore的實(shí)例，客戶(hù)可以立即用它來(lái)編譯其設(shè)計(jì)，以在性能、資源使用和編譯時(shí)間等方面評(píng)估Speedcore IP。此外，Achronix擁有關(guān)于Speedcore功能和ASIC集成流程方面的完整文檔。希望了解Speedcore芯片面積和功耗等信息的客戶(hù)可以聯(lián)系Achronix，以獲取其特定Speedcore尺寸及工藝的詳細(xì)資料。

Robert Blake較后表示，相比獨(dú)立FPGA，Speedcore提供如下顯著優(yōu)勢(shì)：互聯(lián)帶寬增加10倍、互聯(lián)延遲減小至1/10、功耗降低50%、成本降低90%。Achronix是唯一一家既提供eFPGA技術(shù)又提供獨(dú)立FPGA的主流FPGA供應(yīng)商。公司已與多家開(kāi)發(fā)SoC的大型公司建立了完整的設(shè)計(jì)集成和驗(yàn)證技術(shù)；使用標(biāo)準(zhǔn)的IP產(chǎn)品商業(yè)模式進(jìn)行推廣，包括授權(quán)許可Speedcore技術(shù)；對(duì)使用Speedcore IP的器件按出貨量收取知識(shí)產(chǎn)權(quán)使用費(fèi)；對(duì)ACE設(shè)計(jì)工具進(jìn)行維護(hù)。Achronix利用Speedcore嵌入式FPGA IP產(chǎn)品的這些優(yōu)勢(shì)進(jìn)入了1000億美元的藍(lán)海市場(chǎng)。

www.achronix.com