1.      賽靈思要宣布什么消息？

賽靈思公司宣布， 其世界容量較大的可編程邏輯器件 Virtex-7 2000T 現(xiàn)場可編程門陣列(FPGA)開始供貨。Virtex-7 2000T擁有 68 億個晶體管， 200 萬個邏輯單元，相當(dāng)于 2,000 萬個 ASIC 門。這也是首款采用賽靈思獨(dú)特的堆疊硅片互聯(lián)(SSI)技術(shù)的FPGA。

2.      今天宣布的消息為何對賽靈思客戶非常重要？

Virtex-7 2000T FPGA 為客戶提供了兩倍于同類競爭產(chǎn)品的容量，同時實(shí)現(xiàn)了更高系統(tǒng)集成度，支持更出色的 ASIC 原型和替代功能，這是同樣采用 28nm 工藝技術(shù)的單硅片器件所無法實(shí)現(xiàn)的。此外，在這一代工藝上， 賽靈思比通常單硅片器件方法能夠更早為客戶提供較大器件。

3.      為什么 ASIC 原型和模擬仿真是 Vitex-7 2000T 器件的重要目標(biāo)市場？

就 ASIC 原型和模擬仿真而言，客戶希望盡快獲得較新型 FPGA。由于軟件開發(fā)在復(fù)雜系統(tǒng)開發(fā)周期中常常要占用大量的時間，因此要是等 ASIC 完成后才開始進(jìn)行軟件開發(fā)，會耽誤整個系統(tǒng)的開發(fā)進(jìn)度，有時甚至要耽誤長達(dá) 2 年的時間。有了 Virtex-7 2000T 原型或模擬仿真平臺，SoC 軟件開發(fā)就能大大提前，開發(fā)人員也不必再苦等 ASIC 的完成。

4.      Virtex-7 2000T 器件是如何支持系統(tǒng)集成商的？

在提高下一代系統(tǒng)性能和功能的同時降低功耗， 這是設(shè)備制造商面臨的共同挑戰(zhàn)。要想實(shí)現(xiàn)上述目標(biāo)，一種途徑就是通過系統(tǒng)集成，減少板上不同 IC 間的 I/O 接口數(shù)量，從而降低功耗。這是因?yàn)?I/O 接口數(shù)量以及 I/O 的性能與功耗成正比。設(shè)計(jì)性能越高，系統(tǒng)中 IC 數(shù)量越多，功耗也就越大。此外還要注意，設(shè)計(jì)中使用的 IC 數(shù)量增多，在不同器件間進(jìn)行設(shè)計(jì)分區(qū)的難度也會加大，這也會延長開發(fā)周期，提高測試成本，而采用 Virtex-7 2000T 器件則能避免上述問題。

對于那些之前在系統(tǒng)中采用多個FPGA的通信、醫(yī)療、測試測量、航空航天與軍用以及高性能計(jì)算等領(lǐng)域的設(shè)計(jì)人員來說，Virtex-7 2000T將使其無需借助并行或者串行I/O, 或者通過片外的 PCB連線與相鄰的 FPGA 互聯(lián)， 即可充分享受到FPGA芯片內(nèi)高帶寬、低時延、低功耗互聯(lián)機(jī)制的優(yōu)勢。 

5.      Virtex-7 2000T 如何替代 ASIC？

在 28nm 工藝技術(shù)節(jié)點(diǎn)，ASIC 或 ASSP 的NRE超過 5,000 萬美元，而 ASIC 修改則可能將成本再提升近一半。因此，除非面向較穩(wěn)定的大批量市場應(yīng)用，否則 ASIC 和 ASSP 的設(shè)計(jì)只會越來越少被采用。此外，競爭和縮短產(chǎn)品上市時間等這些市場壓力也為定制 ASIC 的開發(fā)帶來了挑戰(zhàn)。在此情況下，用一個 Virtex-7 2000T 器件來替代 ASIC，就能實(shí)現(xiàn)所需要的系統(tǒng)性能和功能。

6.      賽靈思所謂“超越摩爾定律”是什么意思？

迄今為止，F(xiàn)PGA 每個工藝節(jié)點(diǎn)的發(fā)展都遵循摩爾定律，也就是在成本減半的同時實(shí)現(xiàn)邏輯容量的翻番。不幸的是，單單依靠摩爾定律，可控的功耗和代工廠良率無法滿足市場對資源無止境的需求。SSI 技術(shù)讓賽靈思得以為市場推出了一個能夠應(yīng)對上述挑戰(zhàn)的可行的可編程解決方案。

7.      客戶為什么不能直接將兩個或多個 FPGA 互聯(lián)起來以實(shí)現(xiàn)大型設(shè)計(jì)呢？

這種辦法的缺點(diǎn)有三個：

一是可用 I/O 數(shù)量不足以在分區(qū)設(shè)計(jì)中連接 FPGA 之間用來傳輸必須傳輸?shù)男盘柕膹?fù)雜網(wǎng)絡(luò)，而且也無法支持 FPGA 連接到系統(tǒng)其他部分

二是 FPGA 之間的信號傳輸時延限制了性能

三是用標(biāo)準(zhǔn)器件 I/O 創(chuàng)建多個 FPGA 之間的邏輯連接會造成不必要的功耗。

8.      采用 SSI 技術(shù)有什么特殊的熱管理要求嗎？

沒有。由于中介層是無源的，因此除了 FPGA 芯片本身功耗外不會造成其他任何熱問題。采用 SSI 技術(shù)的 FPGA 因此完全相當(dāng)于一個單芯片器件，當(dāng)然這么大的單芯片器件目前看還很難生產(chǎn)出來。

9.      Virtex-7 2000T 器件的功耗有多大？

其功耗約數(shù)十瓦，無需“特殊”的冷卻法。

10. SSI技術(shù)是否可靠？

是的。一般說來，SSI 封裝架構(gòu)的內(nèi)應(yīng)力小于同樣大小的單片式倒裝片 BGA 封裝，因?yàn)檩^薄的中介層能有效分解堆積的內(nèi)壓力。因此，我們可以通過減少封裝中的較大塑性應(yīng)變來提升熱機(jī)械性能。

11.今天宣布的消息是否意味著賽靈思不支持 3D 堆疊封裝？

并非如此。賽靈思同樣看好不帶中介層的完全 3D IC 堆疊技術(shù)前景，但該技術(shù)在整個產(chǎn)業(yè)中實(shí)現(xiàn)標(biāo)準(zhǔn)化還要花更長的時間。

12.賽靈思就采用 SSI 技術(shù)的器件有沒有提出什么設(shè)計(jì)指南？

賽靈思的 ISE 設(shè)計(jì)套件將提供全新及優(yōu)化特性，協(xié)助采用 SSI 技術(shù)的 FPGA 器件設(shè)計(jì)工作。我們還提供了一些設(shè)計(jì)規(guī)則檢查 (DRC) 和軟件信息，指導(dǎo)用戶如何為 FPGA 芯片間的邏輯進(jìn)行布局布線。此外，PlanAhead 和 FPGA 編輯器工具將增強(qiáng)采用 SSI 技術(shù)的 FPGA 的圖示，以協(xié)助交互式設(shè)計(jì)的布局規(guī)劃、分析與調(diào)試。

13.客戶是要自己進(jìn)行設(shè)計(jì)分區(qū)還是可以通過軟件協(xié)助來完成此項(xiàng)工作？

軟件會自動將不同的設(shè)計(jì)分配到 FPGA 芯片中，無需用戶干預(yù)。如果需要的話，用戶可對特定 FPGA 芯片中的邏輯進(jìn)行布局規(guī)劃。如果沒有任何約束的話，軟件工具可讓算法在 FPGA 芯片內(nèi)根據(jù)芯片間和芯片內(nèi)連接功能及時序要求智能地放置相關(guān)邏輯。

14.請介紹一下賽靈思的 7 系列產(chǎn)品。

2010 年 6 月宣布推出的新型 28nm Artix-7、Kintex-7和Virtex-7系列在功耗、性能容量比以及性價(jià)比方面實(shí)現(xiàn)了全面的突破性創(chuàng)新，進(jìn)一步豐富了賽靈思的目標(biāo)設(shè)計(jì)平臺戰(zhàn)略。7 系列 FPGA 系列產(chǎn)品采用臺積電專門針對低功耗高性能優(yōu)化的 28nm HPL 工藝技術(shù)，實(shí)現(xiàn)了架構(gòu)共享。這種獨(dú)特的組合將總功耗減少一半，同時使性價(jià)比和系統(tǒng)性能均提高一倍，而且?guī)砹耸澜缡卓罹哂?200 萬邏輯單元的 FPGA（容量相對于前代產(chǎn)品而言提升了 2.5 倍）。因此，設(shè)計(jì)人員能根據(jù)系統(tǒng)性能、容量或成本的要求對 28nm 產(chǎn)品系列輕松進(jìn)行應(yīng)用擴(kuò)展調(diào)整，同時滿足不同的功耗預(yù)算要求。

15.較新 28nm 器件何時供貨？

賽靈思28 nm器件的首批供貨是在 2011 年 3 月就已經(jīng)開始向市場供應(yīng)首款 Kintex-7 器件。此次供貨， 使得賽靈思成為了全球半導(dǎo)體領(lǐng)域第一款28nm產(chǎn)品的供應(yīng)商。